DSO.ai
由人工智慧驱动的设计应用
瞭解更多 →
数位化工具如何加速记忆体晶片设计和验证
由資料驅動的萬物智慧世界中，對於记忆体的需求一向相當龐大。记忆体的運用讓人們的智慧型手機能夠儲存照片、影片和應用程式、讓汽車可在道路障礙物前及時剎車，或是建立安全系統識別臉孔並放行。而應用在資料密集型應用程式的儲存和支援即時處理效能，正從通用儲存設備轉向更加客製化的晶片，以滿足人工智慧(AI)、伺服器和汽車等應用程式的特定效能、功率和頻寬需求。
根据市场研究公司的資料，全球记忆体晶片市場預計將從2021年的1544億美元成長至2027年的4107.1億美元。電子業數位化及自動化程度的提升，以及半導體在各種系統的日益普及，都推動了市場的成長。
然而，針對更多记忆体、特定應用之记忆体晶片以及多晶粒(multi-die)等複雜架構不斷增長的需求，開發團隊面臨緊迫的上市時間壓力。而加速周轉時間的其中一種方式是將记忆体開發過程「左移(shift left)」，同時採用通過檢驗的数位设计及验证技術。
让我们继续阅读，了解，特別是陣列邊界上记忆体電路的四大關鍵方法，以藉此創造顯著的生產力和時間優勢。
讓當今记忆体晶片極富挑戰性的原因
考量人工智慧和機器學習、互聯汽車和高階機器人等計算密集型應用日益普及，记忆体设计必須與時俱進才能趕上需求的步伐。與CPU和GPU相同，儲存設備也會變得更大更複雜。多晶粒模組(Multi-chip modules, MCM)和2.5D/3D結構等多晶粒配置的發展提供了一種解決方法，能在保持小尺寸的同時，提升其效能和容量。例如，由3D堆疊DRAM 晶粒組成，可提供高頻寬、低功耗和適當的外形尺寸，是網路、AI加速器和高效能計算(HPC)等應用的理想選擇。
這些新型的记忆体晶片架構為设计、分析和封裝帶來嚴峻挑戰。例如，在设计先進HBM或3D NAND快閃(flash)晶片時，團隊應考慮完整的记忆体陣列，包括晶片和配電網絡(power distribution network, PDN)之間的連結，從而優化PPA並確保晶片的可靠性。
傳統记忆体设计及验证流程已經無法滿足先進记忆体設備需求。模拟大型记忆体陣列時間若過長，會延遲产物的上市時間。為了解決流程後期發現的设计問題所需的手動迭代(manual iterative)循環，也會造成額外的延遲情形。
在记忆体设计中採用數位化技術可將流程左移，進而縮短周轉時間。
數位化记忆体晶片開發的主要優勢
隨著自動化程度和抽象級別(levels of abstraction)的提高，相較於類比混合訊號(analog mixed-signal, AMS)晶片的製程，数位设计製程相對精簡，但後者在這些方面的進展較為遲緩。然而，最近的進展已將數位化整合至记忆体開發流程的某些重要領域。核心记忆体陣列主要以傳統技術開發，但對於设计團隊來說值得慶幸的是，记忆体周邊设计流程較AMS而言更近似於客製化数位设计(custom digital design)流程。
在记忆体開發數位化方面，有四項重要因素可帶來顯著優勢：
- 数位设计環境和客製化设计環境的緊密連結，對於在客製化设计環境中實現记忆体周邊數位模組的無縫设计和佈局繞線(place-and-route)相當重要。
- 周邊邏輯的時序感知(time-aware)佈局繞線使過往繁瑣的手動過程自動化，提供整合流程優勢。在佈局繞線步驟中考量靜態時序(static timing)時，將可利用更快、更加可預測的方式收斂功率、效能和面積(PPA)目標。此舉可使工程人員專注於開發客製項目，以實現目標應用的最佳PPA。
- 針對验证，digital-on-top流程可以使用協同模拟和數位測試平台，更快且更有效率地验证记忆体資料路徑。使用這些資料路徑的數位抽象協同模拟，可以在模拟期間選擇性切換至關鍵模組和時間段的模拟視圖，以減少運行時間並維持結果品質。
- 能夠利用AMS層級可靠性分析以及靜態時序，提供签核品質的時序特性(timing characterization)，並在對可靠性產生影響的情況下，能確保周邊邏輯的穩健度。
更快速的新型记忆体設備開發
新思科技用於记忆体设计和验证的全方位解决方案能幫助客戶將製程的關鍵階段進行數位化。新思科技客製化设计(Custom Design)系列和数位设计(Digital Design)系列产物能提供數位和AMS的協同设计。设计團隊可於適當情況下運用數位化技術，而無須犧牲儲存單元及感測放大器(sense amp)的手動優化佈局。例如，草榴社区 Custom Compiler? 可讓佈局佈線工程師為其记忆体晶片定義佈局規劃，並以手動方式放置關鍵單元(cell)或網格(net)。接著，可以在草榴社区 Custom Compiler執行草榴社区 Fusion Compiler?或草榴社区 IC Compiler? II，以自动為其餘周边逻辑进行佈局绕线。
於验证方面，草榴社区 PrimeSim? 電路模拟解决方案包含次世代模拟技術的統一工作流程，涵蓋黃金標準SPICE乃至FastSPICE，以及ML驅動的high-sigma Monte Carlo模拟，共同加速设计及签核。PrimeSim解决方案支援即時視圖交換(RTVS)，可於協同模拟期間關鍵模組和時間段的數位和模拟抽象之間進行動態切換，協助加速记忆体資料路徑验证TAT。草榴社区 PrimeLib?資料庫特性解决方案支援各種老化(aging)任務剖析(mission profiles)的時序特性，並供草榴社区 PrimeShield? 设计穩健性解决方案使用，以執行老化感知靜態時序分析。
將数位设计和验证技術結合至记忆体開發流程中，可將流程左移(shift left)以縮短周轉時間。隨著數位世界日益智慧化並以資料為中心(data centricity)，任何可以促進记忆体性能和效能持續擴展的解决方案都將是令人振奮的消息。