DSO.ai
由人工智慧驱动的设计应用
瞭解更多 →
GUC採用 3DIC Compiler 進行2.5D/3D多晶粒封裝
本文原文由新思科技编辑群及骋鲍颁核心方法论部门副理廖伟勛共同撰写
英文原文：GUC Leverages 3DIC Compiler to Enable 2.5D/3D Multi-Die Package
ASIC设计世界快速演進，從單晶粒到2.5D和3D多晶粒架構也代表技術上的一大進步。這種將多個小晶片(也稱為晶粒)集成到單一封裝的方法，不僅需要新的IC设计創新，還需要更高層級的協調和集成複雜性。在這項技術革命的前沿是，他們有效地運用草榴社区的3DIC Compiler (一個從探索到签核的統一平台)，精簡晶片设计流程並縮短整體週期時間。
骋鲍颁最近在2024年的厂狈鲍骋硅谷大会展示了他們的多晶粒设计試產(tape-out)，這些设计是透過新思科技的3DIC Compiler實現晶粒的佈局規劃(floorplan)和相關的凸塊分配，進一步檢查物理和邏輯連接，以及快速的晶粒間訊息同步，縮短了GUC的2.5D和3D CoWoS设计的晶片设计週期時間。
2.5D 和 3D IC 设计的挑戰
因應更高性能和更加整合化的系統需求，2.5D和3D IC设计方法間的差異化變得很關鍵。兩者都各有其獨特的挑戰和優勢，可以根據特定的應用需求進行訂製。
2.5D和3D设计通常涉及使用中介層，例如晶片-晶圓-基板(CoWoS)，這使得矽晶粒通過微凸塊和C4凸塊加上矽通孔(TSV)連接到基板。這種架構支持異質整合和小晶片(chiplet)組裝，以實現高记忆体頻寬。然而，它也帶來了幾個挑戰：
- 中介层限制：隨著中介層變大，管理其尺寸成為一個關鍵的设计挑戰。中介層越大，它必須承受的熱和機械應力就越複雜，這可能導致凸塊破裂等問題。
- 跨晶粒连接：有效的跨晶粒凸塊分配對於保持IR品質和減少組裝問題是必須的。微凸塊的位置需要在设计初期即能確定，以避免迭代更新，並且需要堅固的晶粒對晶粒路由模式，以符合性能規格。
- 电源和信号完整性：高功率设计需要中介層嵌入式深溝槽電容(eDTC)來增強信號完整性(SI)和電源完整性(PI)之性能。SI/PI模拟耗時，且需確保所有通道平衡。
相反地，像系統整合晶片(SoIC)這類3D设计的策略，則使用混合鍵合(hybrid bonding)來直接堆疊晶片。這種堆疊方法與2.5D设计有顯著不同，因為它利用混合鍵合技術，使得晶片尺寸更小，並具有更好的良率和生產效率。而其主要挑戰包括：
- 混合键合特性：管理晶粒與晶粒間的界面(die-to-die interface)並確保精確的混合鍵合分配，對於3D设计非常關鍵。這解決3D階層设计中的跨晶粒階層性區塊定位和翻轉對齊等問題。
- 热管理和功率管理：3D堆疊會導致電源規劃和熱管理的複雜問題。對於IR/EM签核，功耗和TSV數量/間距估算的有效策略至關重要。此外，3D堆疊需要詳細的熱分析，以防止過熱。
- 讯号和电源佈线：為了確保堆疊晶粒之間的完整性和性能，電源/地端和訊號混合鍵合的共同设计是必要的。這還包括跨晶粒耦合萃取和在3D堆疊靜態時序分析(STA)中，容許製程變動。
- 可測試性设计(DFT)：執行適當的DFT掃描方案，能夠有效檢測堆疊晶粒上的故障，是3D设计的另一個關鍵面向，同時還需要確保穩健的製程變動檢查和佈局验证(DRC/LVS/3D堆疊檢查)。
3DIC Compiler：核心能力與創新
2.5D和3D设计方法的選擇主要取決於特定的應用需求，包括尺寸、性能和整合複雜性。新思科技的3DIC Compiler在統一平台上提供有效的工具組合，協助GUC處理多晶粒系統设计的各個重要面向：
- 自动化和优化佈线：借助3DIC Compiler的自動佈線功能，GUC在滿足7.2Gbps性能目標的同時，減少50%的HBM3訊號佈線執行時間，更進一步提升在功率網格調整、訊號屏蔽優化和SI验证方面的專業知識。
- 有效的设计管理：這個平台嚴格控制每個小晶片设计規範，簡化版本控制和设计數據庫、知識庫、技術檔案和限制檔案的管理。這種精簡管理是保持複雜專案的一致性和準確性的關鍵要素。
- 進階验证與整合：3Dblox與3DIC Compiler的整合促進了跨晶粒RC萃取、靜態定時分析(STA)和物理验证的更高效率。這種整合確保了设计的每個階段都符合最終产物的签核要求，強化最終产物的可靠性。
- 解决凸块错位问题：3DIC Compiler可提供系統層級的3D視圖，讓设计工程師加速多晶片區塊劃分和TSV/凸塊共同设计，明顯降低凸塊錯位的問題。
轉換晶片设计流程及加速上市時間
透過前述3DIC Compiler所具備的功能，讓GUC體驗到節省设计時間和设计優化的效益。
GUC副理廖偉勛表示，GUC使用新思科技 3DIC Compiler平台不僅優化设计和验证流程，還顯著加快多晶粒封裝产物的上市時間；而透過自動化佈線功能，縮短50%的執行時間，並整合強大的签核工具，讓GUC能夠集中更多精力於創新和生產力，而非應付重覆迭代的设计挑戰。
隨著半導體業界尋求更複雜和更高度整合的解决方案，像新思科技的3DIC Compiler這樣的平台，成為管理日益增加的複雜性和確保能成功完成下一代多晶粒封裝不可或缺的要素。藉由採用3DIC Compiler因應前述挑戰，GUC繼續領導先進多晶粒封裝技術的創新，展現克服現代電子设计在2.5D和3D技術障礙的潛力。
参考资料下载：新思科技用户请登入厂辞濒惫狈别迟笔濒耻蝉下载简报档，瞭解更多内容。