DSO.ai
由人工智慧驱动的设计应用
瞭解更多 →
更快、更高容量的础滨工作负载模拟与原型设计
從應用於人工智慧(AI)工作負載的大型單晶片(SoCs)到複雜的多晶粒系統，當今的晶片设计為軟硬體验证帶來了更大的挑戰。隨著晶片發展至數十億閘級，讓工程師得以找出軟體和晶片錯誤，以及故障根本原因所需的容量急劇增加。而在始終存在的上市時程壓力下，速度和容量成為验证系統的兩大核心需求。
為了回應對於更大容量和更高速度的需求，最新版本的草榴社区 ZeBu? EP系列統一模拟(emulation)與原型设计(prototyping)系統誕生了。草榴社区 ZeBu EP2提供最快速的AI工作負載模拟平台，使其成為軟/硬體验证及功率/效能分析的理想選擇。ZeBu EP2也具備原型设计功能，並與草榴社区 HAPS-100 12 FPGA原型设计系統共享通用的硬體平台。這些产物共同擴展了業界最廣泛的硬體輔助验证(hardware-assisted verification, HAV)产物組合，幫助您減少设计風險並確保複雜设计能夠一如預期地運作。
繼續閱讀以了解更多關於ZeBu EP2與HAPS-100 12 FPGA的關鍵應用案例，並瞭解它們如何運用其靈活性、可擴展性和高效率協助您成功實現晶片设计。
ZeBu EP2的主要應用案例
隨著電子产物日益智慧化，軟體在底層设计中的角色越來越重要。對於這些軟體定義系統(software-defined systems)而言，軟硬體的整體協同设计至關重要。該设计的起始點往往來自於其所需支援的軟體工作負載，隨後再構建晶片以滿足軟體和系統需求。
透過將模拟和原型设计統一於一個硬體輔助验证平台(HAV)上，ZeBu EP2讓设计團隊擺脫了在硬體輔助验证平台产物之間必須取捨的限制。傳統上，硬體验证團隊依賴模拟器來進行快速的SoC设计验证，而軟體開發團隊則依靠原型设计解决方案以進一步提升效能。ZeBu EP系列讓兩個團隊根據專案需求，靈活調整模拟與原型设计之間的容量分配，而無需事先估算资源需求。
群聯電子(Phison)研發副總經理鄭國義(Vincent Cheng)表示：「投資可擴展的單一硬體平台來進行模拟與原型设计，可創造顯著的經濟優勢。由於我們的儲存设计通常涉及許多不同應用的产物變體(variants)，我們期待繼續運用ZeBu EP产物系列以獲得更多硬體资源靈活性及可擴展容量等優勢，讓我們在模拟與原型设计之間自由切換。」
雖然最新的ZeBu EP2平台支援所有验证應用，但其中一項關鍵應用是軟硬體验证。以AI SoC為例，這些架構具有專門的編譯器(compiler)，设计人員必須確保軟體堆疊正常運作。而每當硬體發生變更時，將AI模型映射到該硬體的編譯器部分也必須進行調整。此外，验证關鍵介面能否在外部環境中正常運作也是至關重要的。此時，正是透過模拟器進行軟/硬體验证的用武之地。模拟器透過模拟硬體行為，提供真實的測試環境，以評估軟體與硬體的交互作用，而無需實體設備。透過盡早測試軟體程式碼，開發人員可以提前發現並解決錯誤(bug)。增加速度轉接器(speed adapters)使模拟器能夠以近乎即時(real-time)的速度運行，協助更好地理解系統在最終目標環境中的實際行為。
我們的模拟器另一項出色的關鍵應用案例是功率與效能分析。回到我們的AI SoC範例，工程師能透過模拟器優化晶片的專用編譯器，進而對裝置的功率與效能產生相應作用。由於模拟器能在真實的操作環境中測試系統，工程師可以藉此了解不同工作負載和使用場景將如何影響功率與效能，並相應地優化设计。和之前的應用案例相同，工程師也能夠快速發現並解決任何潛在問題。
HAPS-100 12 FPGA的主要應用案例
HAPS-100 12 FPGA原型设计平台是HAPS系列中容量和密度最高的系統，具有固定與彈性互連的混合搭配，以及適合機架的设计。這款高效能平台特別適用於需要多個FPGA的大型原型设计，如多晶粒系統和大型SoC。與其前身HAPS-100 4 FPGA平台相同，HAPS-100 12 FPGA平台也可實現高除錯效能，並支援分散式验证團隊的多個设计及多用戶部署。
對於大型设计來說，建立大型原型系統成本昂貴，而且隨著模型規模擴大，其構建時間變得不可預測，並需要大量運算资源。模組化硬體輔助验证平台流程提供了一個更高效率、更有效的替代方案。透過使用HAPS-100 12 FPGA平台的這類流程，验证工程師可以構建和優化單一晶片的原型模型，然後為單晶片或多晶粒硬體配置該模型，而無需執行多個專案。
微軟(Microsoft)首席工程師Lam Ngo表示：「使用高效能的HAPS原型设计平台，並根據真實世界的介面和情境來验证我們的多晶粒设计，讓我們能夠在早期階段優化设计，從而縮短構建時間，並獲得更可預測的結果。擁有一個用於不同原型模型的通用硬體平台，意味著我們可以在大型或小型模型之間即時切換硬體，以減少運算和存儲资源，並根據自身需求輕鬆快速地擴展。」
AI晶片设计验证的化繁為簡之道
在這個智慧無所不在(pervasive intelligence)的時代，隨著工程師發現更多得以滿足頻寬和效能需求的巧妙方法，晶片设计也越趨複雜，同時還要從摩爾定律(Moore’s Law)中榨取更多價值。在此背景下，ZeBu EP2和HAPS-100 12 FPGA等硬體輔助验证平台解决方案提供了设计所需的速度、容量和靈活性，無論是大型AI SoC還是多晶粒系統。透過類似的選擇讓工程團隊能根據專案需求，而非硬體限制，來決定他們將如何管理验证资源。