DSO.ai
もっと詳しく知る →
ニュースリリース - 2024年4月24日
シノプシス、罢厂惭颁社の最先端プロセスを活用した次世代チップ?イノベーションを加速
TSMC 社の2nmプロセス?テクノロジに向けた最適化と生産性を実現するAIベース设计フロー、フォトニックICの統合、幅広いIP開発で協業
概要
- 罢厂惭颁社の狈3/狈3笔および狈2プロセス上で草榴社区.ai? EDAスイートを活用したデジタル/アナログ量産设计フローにより、设计成功を促進し、アナログ?デザインのプロセス移行を加速
- TSMC N3PおよびN2プロセス認証済みのシノプシス?フィジカル検証ソリューションにより、より短期間でのフルチップ?フィジカル検証サインオフを実現
- シノプシスの3DIC CompilerおよびフォトニックIC设计ソリューションと、TSMC社 COUPEテクノロジを活用したシリコン?フォトニクスに関する協業により、AIおよびマルチダイ?デザインのシステム性能が一層改善
- TSMC N2/N2P向けに開発中のシノプシス?ファンデーションIPおよびインターフェイス滨笔と、N3Pでシリコン実証済みIPの幅広いポートフォリオにより、设计期間を短縮し、SoCへの統合リスクを低減
2024年4月24日 カリフォルニア州サニーベール発 - シノプシス（草榴社区.、狈补蝉诲补辩上场コード:SNPS）は本日、TSMC社の最先端ノード设计向けEDAおよびIPの実現に向けた広範な協業、ならびにAI、高性能コンピューティング、モバイル?デザインなど、さまざまな分野での採用について発表した。今回の協業には、より優れた消費電力/性能/トランジスタ集積度を追求するシリコンフォトニクス?テクノロジの応用に向けて協調最適化されたフォトニックIC设计フローが含まれている。TSMC N3/N3PおよびN2プロセスに対応したデジタル/アナログ设计フローには、业界から高い信頼が寄せられている。両社は、设计生産性と最適化を実現するシノプシスDSO.ai?など、AIアルゴリズムを活用した次世代设计フローで協業している。さらにシノプシスは、TSMC N2/N2P向けファウンデーションIPならびにインターフェイス滨笔の広范なポートフォリオを开発中である。また本日発表されたでは、キーサイト社、シノプシス、アンシス社が、罢厂惭颁社の狈16プロセスから狈6搁贵+テクノロジへの新しい统合无线周波数（搁贵）デザイン移行フローを発表した。
シノプシス EDAグループ ストラテジ＆プロダクトマネージメント担当副社長 Sanjay Baliは次のように述べている。「当社とTSMC社は、TSMC社の3Dblox規格をサポートする3DIC Compilerを活用したシノプシスの量産対応EDAフローの開発、ならびにフォトニクス統合の進展、更に幅広いIPポートフォリオを組み合わせることにより、TSMCの最先端プロセスで、设计者が次世代のチップ?イノベーションを実現できるよう支援しています。数十年にわたる協業で築き上げた深い信頼関係を通して、両社はノード間のデザイン移行を迅速化し、抜きんでた結果品質と生産性向上を実現するミッションクリティカルなEDAおよびIPソリューションを业界に提供してきました」
TSMC社 デザイン?インフラストラクチャ?マネージメント 責任者 Dan Kochpatcharin氏は次のように語っている。「シノプシス社のようなOpen Innovation Platform?（OIP）エコシステム?パートナーとの緊密な協業により、オングストローム?スケールのデバイスであれ、複雑なマルチダイ?システムであれ、各種の高性能コンピューティング?チップを実現する際にお客様が直面する最も困難な设计要件に対応できるソリューションをご提供してきました。当社とシノプシス社は今後も、お客様がTSMCの最先端プロセス?ノード上で差別化された次世代デザインを短納期で実現できるよう支援してまいります」
最先端ノードで認証済みのデジタル/アナログ设计フロー
TSMC N3PおよびN2プロセス?テクノロジ向けのシノプシスの量産対応デジタル/アナログ设计フローは、さまざまなAI、高性能コンピューティング、モバイル向けデザインで採用されている。またAIアルゴリズムを活用したアナログ?デザイン移行フローにより、プロセス?ノード間の迅速な移行が可能になる。今回は、TSMC N4PからN3E、N3EからN2プロセスへの移行フロー、そしてTSMC N5からN3Eへの移行フローが追加された。
また、设计チームがTSMC社の最先端プロセス?テクノロジに効率的に移行できるよう、相互運用可能なプロセス设计キット（iPDK）とIC Validator?フィジカル検証ランセットを用意している。シノプシスが提供しているIC Validatorは、複雑化するフィジカル検証ルールに対応して、フルチップのフィジカル検証サインオフを可能にしている。IC Validatorは現在、TSMC N2およびN3Pプロセス?テクノロジで認証済みである。
フォトニック滨颁によるマルチダイ?システム?デザインのデータ伝送の高速化
AIトレーニングのための大量のデータ処理には、低レイテンシ、電力効率、広帯域幅の相互接続が必要になるため、シリコン?フォトニクス?テクノロジを使用して、光トランシーバのシリコン?パッケージ近傍への配置が推進されている。シノプシスとTSMC社は、TSMC社のCompact Universal Photonic Engine（COUPE）テクノロジ向けに、システムの性能と機能を向上させるエンド to エンドのマルチダイ光電融合设计フローを開発している。このフローは、シノプシス OptoCompiler?によるフォトニックIC设计ソリューションと、シノプシス3DIC CompilerおよびAnsys社のマルチフィジックス解析テクノロジを活用したフォトニックIC设计ソリューションとの統合で実現される。
狈2および狈2笔向けの幅広い滨笔ポートフォリオにより市场投入までの时间が短缩
シノプシスは、TSMC N2およびN2Pプロセス?テクノロジ向けのファウンデーションIPならびにインターフェイス滨笔の広範なポートフォリオの開発により、複雑なAI、高性能コンピューティング、モバイル向けSoCの短期間でのシリコン実装を目指している。UCIe、HBM4/3e、3DIO、PCIe 7.x/6.x、MIPI C/D-PHYおよびM-PHY、USB、DDR5 MR-DIMM、LPDDR6/5xを始めとするN2およびN2P向け高品質PHY IPにより、设计者はTSMC社の最先端プロセス?ノードを活用してPPA向上の恩恵を受けることができる。またシノプシスはTSMC N3P向けに、224G Ethernet、UCIe、MIPI C/D-PHYおよびM-PHY、USB/DisplayPortおよびeUSB2、LPDDR5x、DDR5、PCIe 6.x、など、シリコン実証済みのファウンデーションIPおよびインターフェイス滨笔ポートフォリオを提供している。DDR5 MR-DIMMも開発中である。シノプシスの先端TSMCプロセス向けIPは、数十社の大手企業に採用され、開発期間短縮を実現している。
関连情报
- シノプシス?デジタル设计ソリューション
/implementation-and-signoff/fusion-design-platform.html
- シノプシス?アナログ设计ソリューション
/implementation-and-signoff/custom-design-platform.html
- シノプシス?マルチダイ设计ソリューション
/multi-die-system.html
- シノプシス?フォトニックIC设计ソリューション
/photonic-solutions.html
- シノプシス滨笔ソリューション
/designware-ip.html
シノプシスについて
シノプシス（Nasdaq: SNPS）は、電子设计自動化からシリコン滨笔、システム検証ならびに妥当性確認に至る、信頼性の高い包括的なシリコン to システム设计ソリューションの提供により、広がりゆく知の時代を切り開いている。幅広い业界の半導体およびシステム開発企業との緊密な協業を通じて、その研究開発能力と生産性を最大限にまで高め、明日の創造力に火をつける今日のイノベーションに貢献している。
详细情报は、/ja-jpより入手可能。
# # #
草榴社区は、草榴社区.の登録商標または商標です。
その他の商标や登録商标は、それぞれの所有者の知的财产です。
＜お问い合わせ先＞
日本シノプシス合同会社 フィールド?マーケティング?グループ 藤井 浩充
TEL: 03-6746-3500