DSO.ai
もっと詳しく知る →
ニュースリリース - 2021年3月17日
シノプシス、业界初の完全なPCI Express 6.0 IPソリューションを発表
高性能コンピューティング、AI、ストレージ向けSoCで必要とされる64GT/秒のデータ転送レートならびに低レイテンシを実現するDesignWare IP for PCI Express 6.0
概要
- PCI Express? 6.0の厂辞颁への早期実装を実现すべく最新机能を搭载した顿别蝉颈驳苍奥补谤别? Controller IP、PHY IPならびに検証用滨笔
- 新しいMultiStreamアーキテクチャで低レイテンシを実現し、既存のPCI ExpressコントローラIPと比べて2倍の転送速度を提供
- 独自のアナログならびにDSPテクニックを用いた5nmプロセス?高性能PHY IPにより、チップ間接続、ライザーカード接続、バックプレーン接続時の消費電力を20%削減
- 包括的なプロトコル/メソドロジ/生産性向上機能により、PCI Express 6.0デザインの高速検証が可能に
2021年3月17日 カリフォルニア州マウンテンビュー発 - シノプシス（草榴社区.、狈补蝉诲补辩上场コード:SNPS）は本日、DesignWare PCI Express（PCIe?） 6.0仕様に準拠したコントローラIP、PHY IPならびに検証用滨笔からなる业界初の完全なIPソリューションを発表した。これにより、SoCデザインへのPCIe 6.0の実装が加速する。业界で幅広く採用され実チップ実績の豊富なDesignWare IP for PCIe 5.0をベースに開発されたDesignWare IP for PCIe 6.0は、64GT/秒のデータ転送速度、4値パルス振幅変調（PAM-4）、FLITモード、L0pパワーステートといった业界標準仕様に対応している。この完全なIPソリューションにより、高性能コンピューティング、AI、ストレージ向けSoCで高まる一方の低レイテンシ/高データ転送容量/低消費電力の要求に対応することが可能となる。
あらゆるデータ転送規模に対応して最小のレイテンシで最大の転送速度を実現するため、DesignWare Controller for PCI Express 6.0は、MultiStreamアーキテクチャで構成されており、シングル?ストリームと比べて2倍の転送速度を達成できる。1024ビット?アーキテクチャにより、设计者は、1GHzレベルで64GT/秒 x 16レーンの転送能力を実装することができる。また、複数の仮想チャネルの実装により様々なデータ?ソースの最適な処理が可能となる。検証用滨笔であるVC Verification IP for PCIeは、ベリフィケーション?プランを組み込んだテストベンチ開発、シーケンス、機能カバレッジを短時間で実行するために、最小限の工数で統合/コンフィギュレーション/カスタマイズできるSystemVerilog/UVMアーキテクチャにネイティブ対応している。
DesignWare PHY IP for PCIe 6.0は、最適なアナログ/デジタル?イコライゼーションを実現する独自のDSP適合アルゴリズムを搭載しており、全てのチャネルで電力効率を最大化することができる。特許申請中の診断機能により、リンク中断時間は、ほぼゼロになる。配置を考慮したアーキテクチャとなっているため、パッケージ内クロストークを最小限に抑えることができ、16レーンのリンク幅を可能にする高密度なSoC統合を実現できる。また、A/Dコンバータ?ベースのアーキテクチャで最適化したデータパスにより、非常に低いレイテンシを達成できる。
シノプシス IPマーケティング&ストラテジ担当上級副社長 John Koeterは次のように述べている。「最先端のクラウド?コンピューティング、ストレージ、マシンラーニング等のアプリケーションでは、膨大な量のデータ転送が行われるため、设计者は、こうしたシステムの転送スピード?ニーズに応えるため、最小限のレイテンシで最高速の転送を可能にする最新のインターフェイスをSoCに組み込む必要があります。当社の完全なDesignWare IP for PCI Express 6.0をご使用いただくことにより、PCIe 6.0を組み込んだデザインの開発に早期に着手でき、PCI Expressに関する当社の実績豊富かつ业界で定評のある専門技術を活用して、実チップ完成までの期間を短縮することが可能となります」
インテル社 Technology Initiatives担当ディレクター Jim Pappas氏は次のように語っている。「PCI Expressは、歴史上最も幅広く採用され、また拡張性の高いインターコネクト技術です。シノプシス社の最新のIPソリューションであるDesignWare IP for PCI Express 6.0は、この重要な业界標準仕様に対してグローバル?エコシステムが果たすべき責務に優れた指針を与えてくれるものであり、PCIe Gen 6開発そして将来のインテル?プラットフォームへの採用の土台となるものです」
提供可能时期ならびに関连情报
DesignWare Controller IPならびにPHY IP for PCIe 6.0は、2021年の第三4半期に早期適用開始を予定している。VC Verification IP for PCIe 6.0は、既に提供を開始している。
DesignWare PHY IP for PCIe 6.0の詳細は下記より入手可能。
/designware-ip/interface-ip/pci-express/pci-express-6.html
DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック?ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線?無線通信向けインターフェイス（业界標準プロトコル）IP、セキュリティ滨笔、組込みプロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング?キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。
详细情报は/designwareより入手可能。
シノプシスについて
草榴社区.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体设计からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子设计自動化（EDA）ソリューションならびに半導体设计資産（IP）のグローバル?リーディング?カンパニーとして長年にわたる実績を持ち、业界で最も広範囲をカバーしたアプリケーション?セキュリティ?テスティング?ソリューションならびにサービスを提供しているS&P 500カンパニーである。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）设计者、よりセキュアでハイ?クオリティなコードを開発しているソフトウェア開発者に、革新的製品の開発に欠かせないソリューションを提供している。
详细情报は、/ja-jpより入手可能。
# # #
草榴社区は、草榴社区.の登録商標または商標です。
その他の商标や登録商标は、それぞれの所有者の知的财产です。
＜お问い合わせ先＞
日本シノプシス合同会社 フィールド?マーケティング?グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941