草榴社区

マルチコア?システムのハードウェア/ソフトウェア分割と最适化
マルチコア最適化テクノロジを搭載したPlatform Architectでは、最終製品のタスクドリブンのワークロード?モデルを作成し、早期段階でアーキテクチャ解析を行うことができます。

• 汎用タスク?モデルを使用して「タスクグラフ」と呼ばれるアプリケーションの厂测蝉迟别尘颁パフォーマンス?モデルを容易に作成可能
• タスクグラフを使用して並列アプリケーション?タスクのパフォーマンス?ワークロードをVPU（Virtual Processing Unit）のタスクドリブン?トラフィック?ジェネレータにマッピング
• シミュレーションとタスク解析を実行し、アプリケーション?ソフトウェアが利用可能になる前にハードウェア/ソフトウェア分割を最适化してシステム?パフォーマンスの最大化が可能
• タスクグラフはタスクドリブン?トラフィック?ジェネレータとして完全に再利用でき、トレース?ドリブン?トラフィック?ジェネレータと组み合わせてインターコネクトおよびメモリー?サブシステムの性能最适化が可能

トレース?ドリブン?トラフィック?ジェネレータを利用したインターコネクトおよびメモリー?サブシステムのパフォーマンス最适化
トレース?ドリブン?トラフィック?ジェネレータは、特にバックボーンのSoCインターコネクトとグローバル?メモリー?サブシステムの最適化とパフォーマンス検証に関連するアーキテクチャ设计の課題に対処できるように设计されています。

• トラフィック?ジェネレータを用いてダイナミック?アプリケーション?ワークロードをモデリングし、ソフトウェアが利用可能になる前の早期段阶でシステム?パフォーマンスを计测
• シミュレーションでパラメータ?スイープを実行して解析データを収集し、あらゆるアーキテクチャ构成についてすべてのトラフィック?シナリオを検讨
• トランザクション?トレースや統計的解析結果をグラフィカルに表示する強力な可視化ツールを利用して、ボトルネックを発見し、その原因をつきとめ、 個々のパラメータ（または複数のパラメータの組み合わせ）がシステム?パフォーマンスや消費電力に与える影響を調査
• こうして得られた実行可能な仕様を用いて、あらゆる动作条件下で厂辞颁のすべてのコンポーネントのレイテンシー、帯域幅、消费电力の要件を満たせる厂辞颁インターコネクトとメモリー?サブシステムを适切にサイジング

プロセッサ?モデルとパフォーマンス?クリティカルなソフトウェアを使用したハードウェア/ソフトウェア? パフォーマンス検証
アーキテクチャ検讨が完了したら、トレース?ドリブンとタスク?ドリブンのトラフィック?ジェネレータをサイクル精度のプロセッサ?モデルで置き换えてアーキテクチャ候补のモデルをさらに洗练します。

• これにより、アーキテクチャ开発者は利用可能なパフォーマンス?クリティカル?ソフトウェアを使用してアーキテクチャ候补の検証を実行可能
• ソフトウェアとハードウェアの解析结果を同时に表示すると独自のシステムレベルの可视性が向上し、パフォーマンスと消费电力の测定や目标达成の确认も容易