DSO.ai
もっと詳しく知る →
シグナル/パワー?インテグリティと滨笔ハードニング
インターフェイス滨笔ハードニングとシグナル/パワー?インテグリティ解析
SoCへの統合支援、高度なシグナル/パワー?インテグリティ解析のご提供を通じて、シノプシスのエキスパートがRTLからGDSIIまでサポートし、DesignWare IPのハードニングを実現します。
ハードニングとSIPIコンサルテーションの組み合わせによりLPDDR4-3200インターフェイス全体で+32psのマージンが実現し、この滨笔サブシステムの利用により全体的な设计期間が短縮されました。"
ASIC设计ディレクター
|业界をリードするミックスドシグナル半導体企業
滨笔ハードニングによるスムーズなPHY統合
SoCの性能、フロアプラン、パッドリングの要件はお客様に応じて固有であるため、お客様のニーズに応じてカスタマイズ可能なIPが求められます。解析と设计パラメータの微調整が伴うため、手作業で実装を最適化することは困難な場合がありますが、シノプシスの滨笔ハードニングのエキスパートは自動化されたハードニング?フローを用いて実装結果の向上を繰り返し、生産性を高め设计の早期完成を実現します。
シグナル/パワー?インテグリティ解析
高性能なインターフェイスを実現するには、设计およびレイアウトの段階で十分に管理されたシグナル/パワー?インテグリティ環境が必要です。シノプシスは厳密なスキュー調整、最適化された終端抵抗値、クリーンなリファレンス?レベルでこのような環境をサポートし、シグナル/パワー?インテグリティの目標を確実に達成できるようお手伝いします。
シグナル?インテグリティ?レポート?サービスでは、以下の项目を评価します。
- オンチップ?デカップリング?キャパシタンス
- 电源ピンとグランド?ピン
- PHY およびSDRAMターミネーション戦略
- SoCパッケージ设计
- 笔颁叠スタックアップとトレース幅/间隔
- 所定データ転送速度でのパフォーマンス
- 読み取り/书き込み/アドレス/コマンド/制御のタイミング?バジェット
準备はできていますか
滨笔ハードニングの方法、およびシグナル/パワー?インテグリティのエキスパートによる设计支援の詳細についてはお问い合わせください。