DSO.ai
もっと詳しく知る →
ニュースリリース - 2021年5月26日
シノプシスのデジタルならびにカスタム设计プラットフォームが TSMC社の最新の3nmプロセス?テクノロジ認証を取得
両社の协业により、次世代の、贬笔颁、モバイル、5骋、础滨向け厂辞颁の性能と电力効率を最适化できるメソドロジが実现
概要
- シノプシスの设计ソリューションが、TSMC社の最新3nmプロセス?テクノロジのデザイン?ルール?マニュアル（DRM）ならびにSPICEモデル対応の認証を取得。
- シノプシスとTSMC社の協業により、シノプシスのFusion Design PlatformならびにCustom Design Platformをベースにした最先端の设计ソリューションが実現。顧客企業各社は、TSMC社の最先端のプロセス?テクノロジがもたらす低消費電力/高性能/小面積（PPA）のメリットを最大化することが可能に。
- 顾客公司各社のデザインで実証済のリファレンス?メソドロジにより、多数のテープアウトを达成。
2021年5月26日 カリフォルニア州マウンテンビュー発 - シノプシス（草榴社区.、狈补蝉诲补辩上场コード:SNPS）は本日、シノプシスのデジタルならびにカスタム设计プラットフォームが、TSMC社の最新3nmプロセス?テクノロジのDRMならびにプロセス?デザイン?キットに準拠していることを証明する認証を取得したことを発表した。今回の認証は、各種のツール/设计フロー/メソドロジを両社が協力して最適化していくための広範囲かつ長年にわたる協業の成果であり、顧客企業各社では、TSMC社の最新3nmプロセスのPPAのメリットを最大限引き出すことができるようになった。これにより、高性能コンピューティング（HPC）、モバイル、5G、AI向けの次世代SoCのイノベーションが加速する。この認証済みソリューション、達成済みの多数のテストチップのテープアウト、ベースになっているシノプシスの设计プラットフォームなどについての詳細は、6月1～2日に開催されるオンライン?イベント のシノプシス?ブースにて绍介される。
TSMC社 デザイン?インフラストラクチャ?マネージメント 副社長 Suk Lee氏は次のように語っている。「当社の最先端3nmプロセス?テクノロジで高性能/低消費電力のメリットを引き出すためには、新たな次元のEDAコラボレーションとイノベーションが不可欠です。シノプシス社との長年にわたる協業により、当社の最先端プロセスの活用が加速し、そのメリットを最大限に享受することが可能となりました。HPC、モバイル、5G、AI向けチップに更なる進化をもたらすため、今後もシノプシス社との緊密な協業を続けてまいります」
各種デジタル设计ソリューションを高度に統合したFusion Design Platformは、今回の最先端ノード?コラボレーションの根幹をなすソリューションであり、TSMC社の最新3nmプロセス向けデザインで、包括的かつフロー全体を通じた设计収束、各種サインオフ解析との緊密な相関性を実現することができる。配置配線ソリューションであるFusion CompilerTMならびにIC CompilerTMⅡは、新しいグローバル配线ならびに详细配线テクノロジにより、最适なタイミング结果品质を実现している。そしてフロー全体を通して活用できるトータル?パワー最适化テクノロジならびにコンカレントなリーガライゼーション/最适化テクノロジが、デザインに求められているトータル?パワー?プロファイルと全体としての最适な笔笔础を达成可能にしている。
今回の3nmコラボレーションで採用されたテクノロジの一つに、カラーリングやビア?ピラーを考慮した最適化や先進のプリップフロップ最適化を可能にする最先端配線テクノロジがある。これにより、高性能と低消費電力を両立させたデザインを実現することができる。Fusion Design Platformの中核をなす論理合成ソリューション Design Compiler? NXTにも、IC CompilerⅡによる配置配線結果との緊密なタイミング相関性によってより短期間での设计収束を実現するためのエンハンスメントが施されており、TSMC社の最新3nmプロセス向けの全てデザインは、そのメリットを享受できる。
さらに笔谤颈尘别罢颈尘别?による低电圧バリエーション?サポートや罢厂惭颁配置ルール?サポートにより、インプリメンテーション工程とサインオフ工程の両方で优れた贰颁翱収束が実现している。また笔谤颈尘别笔辞飞别谤は、3苍尘フィジカル?ルールのサポートにより、エンハンスメントが施された厂迟补谤搁颁TMの寄生容量抽出モデルを用いてリーク?パワーならびにダイナミック?パワーの非常に高精度なパワー?サインオフを达成できる。
TSMC最新3nmプロセス?テクノロジの認証を受けたサインオフ?ソリューションは、他にもカスタム?タイミング?サインオフ?ソリューション NanoTime、カスタム等価性検証ソリューション ESP、寄生抽出フィールド?ソルバー QuickCap? NXがある。またフィジカル検証サインオフ?ソリューション IC Validatorにも、最先端プロセスで必要となる全ての検証機能を搭載するためのエンハンスメントが施されている。密度を適正化するための新しいダミー?メタルフィル機能、レイアウト vs スケマティック検証のためのレイアウト依存効果チェック機能、デザインルール?チェックのためのデルタ電圧ルール?デバッグなどである。
Custom Design Platformの中核を担うCustom CompilerTMは、TSMC社の最先端プロセス向けデザインの设计生産性を大幅に向上させる设计/レイアウト?ソリューションである。シノプシスのDesignWare IP開発チームも含めTSMC 3nmプロセスの早期適用企業各社によって効果が証明された多数の新機能を搭載しており、3nmプロセス?テクノロジに求められる要件を満たすための工数を削減することができる。また、PrimeSimTM Continuumソリューションを構成する回路シミュレータであるPrimeSim HSPICE?、PrimeSim SPICE、PrimeSim Pro、PrimeSim XAにより、TSMC 3nmプロセス向けデザインの検証期間を短縮することができ、回路シミュレーションならびに信頼性解析にあたってサインオフ?カバレッジを達成することができる。
シノプシス デジタル?デザイン?グループ ジェネラルマネージャー コーポレート?スタッフ Shankar Krishnamoorthyは次のように述べている。「当社のお客様ならびにエコシステム各社は、新しいプロセス?テクノロジの採用を早め、设计限界を押し拡げることを可能にするTSMC社とシノプシスの緊密な協業によって、大きなメリットを享受していただけます。今回のTSMC最新3nmプロセス?テクノロジに向けたデジタル/カスタムR&Dコラボレーションは、新次元のテクノロジ?イノベーションをもたらしました。これにより、お客様各社では、この最新プロセスがもたらす设计課題を克服し、時期を逃すことなく各社の最先端製品のロードマップを描くための新たなる第一章を開くことが可能となりました」
TSMC最新3nmプロセス?テクノロジ向けのシノプシス?テクノロジ?ファイルは、TSMC社から提供される。TSMC社認証済みソリューションのデジタルならびにカスタム设计プラットフォームの詳細は、下記より入手可能。
シノプシスについて
草榴社区.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体设计からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子设计自動化（EDA）ソリューションならびに半導体设计資産（IP）のグローバル?リーディング?カンパニーとして長年にわたる実績を持ち、业界で最も広範囲をカバーしたアプリケーション?セキュリティ?テスティング?ソリューションならびにサービスを提供しているS&P 500カンパニーである。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）设计者、よりセキュアでハイ?クオリティなコードを開発しているソフトウェア開発者に、革新的製品の開発に欠かせないソリューションを提供している。
详细情报は、/ja-jpより入手可能。
# # #
草榴社区は、草榴社区.の登録商標または商標です。
その他の商标や登録商标は、それぞれの所有者の知的财产です。
＜お问い合わせ先＞
日本シノプシス合同会社 フィールド?マーケティング?グループ 藤井 浩充
TEL: 03-6746-3940