草榴社区

シノプシスと罢厂惭颁社、次世代厂辞颁を実现する3苍尘プロセス技术革新を実现

TSMC社認証済み设计ソリューションにより、HPC、モバイル、5G、AI向けSoC開発と低消費電力/高性能を兼ね備えた最先端チップ開発が実現

概要

• 半導体业界の成長に向け、最先端シリコン?プロセスの進化がさらに加速。
• シノプシスとTSMC社の広範囲にわたる協業により、TSMC 3nmプロセスが提供する低消費電力/高性能/小面積のメリットを活用できるフル?フローのデジタル/カスタム设计プラットフォームが実現。半導体製品の市場投入までにかかる期間を短縮。
• TSMC 3nmプロセスの活用で求められる高度な要件に対応するため、シノプシス主要ツールが更に進化。

2020年8月25日 カリフォルニア州マウンテンビュー発 - シノプシス（草榴社区.、狈补蝉诲补辩上场コード:SNPS）は本日、シノプシスのデジタルならびにカスタム设计プラットフォームが、TSMC社の3nmプロセス?テクノロジ認証を取得したことを発表した。TSMC社のデザイン?ルール?マニュアル（DRM）とプロセス?デザイン?キット（PDKs）に準拠していることを証明する今回の認証は、性能/消費電力/面積（PPA）の最適化を実現できる设计ソリューションとなっているかどうかを厳密に検証するための広範囲にわたる協業の成果であり、これにより、次世代SoCデザインの開発期間短縮が可能となった。

TSMC社　デザイン?インフラストラクチャ?マネージメント　シニア?ディレクター　Suk Lee氏は次のように語っている。「当社の最先端プロセスの活用を可能にする设计プラットフォーム?ソリューションを実現したシノプシス社との協業成果に満足しています。これにより、お客様各社では、当社の3nmプロセス?テクノロジによって可能となる大幅な消費電力削減/性能向上のメリットを活用した革新的な半導体製品の開発が可能となり、イノベーティブな製品をいち早く市場投入できるようになりました。今回のシノプシス社?设计ソリューション認証により、お客様各社は、当社のN3プロセスを用いてPPA最適化を施したデザインを自信を持ってリリースすることができます」

TSMC社との緊密な協業を通じてシノプシスは、TSMC N3プロセスをベースにした論理合成から配置配線/タイミング解析/フィジカル検証サインオフまでのフル?フローでの设计結果相関性を確かなものにする各種の重要な新機能ならびにテクノロジを開発した。シノプシスのRTL to GDSⅡソリューション Fusion Compiler^TMならびに配置配線ソリューション IC Compiler^TMⅡには、TSMC N3プロセスのサポートに向けたエンハンスメントが施されている。論理合成ソリューション Design Compiler^? NXTにも、TSMC N3プロセス?テクノロジのメリットをフル活用できる機能向上がなされており、レジスタンス/キャパシタンス予測のための高精度な新テクノロジを用いて、論理合成の結果品質の向上、IC CompilerⅡによる配置配線結果とのより緊密な相関性を実現している。スタティックタイミング?サインオフ解析ソリューション PrimeTime^?には、高精度なタイミング解析ならびにサインオフ収束を実現する最先端のマルチ?インプット?スイッチング機能が搭載されている。Design Compiler NXTは、TSMC N3プロセスでの高性能コンピューティング（HPC）ならびにモバイル向けデザインを可能にするソリューションとなっている。

TSMC 3nmプロセス?テクノロジならではの各種機能を最適に実現するため、シノプシスのデジタル设计プラットフォームには、さまざまなエンハンスメントが施されている。ピン密集度考慮の配置、標準セル?ピンでの配線収束を向上させるグローバル配線モデリング、より短期間でのタイミング収束を実現するコンカレントなリーガライゼーション/最適化（CLO）、ホワイト?スペースを最大化してPPAを向上させる新しいセル?マッピング手法、ビア?ピラー構造自動生成とHPCデザイン向けのパーシャル?パラレル配線による内部接続最適化、低消費電力デザイン向けの複数駆動力を持つマルチ?ビット?フリップフロップ最適化などである。

シノプシスのカスタム设计プラットフォームの设计ソリューションであるCustom Compiler^TMには、3苍尘アナログ?デザインをより短期间で実装するためのエンハンスメントがなされている。3苍尘プロセスの早期适用公司やシノプシスの顿别蝉颈驳苍奥补谤别^? 滨笔开発部门による実証を経ながら进めたエンハンスメントは、新しいデザイン?ルールや3苍尘プロセス?テクノロジの适用で満たさなければならない各种要件に準拠するのにかかる工数を削减できるという成果に结実している。また、回路シミュレーション?ソリューションの贬厂笔滨颁贰^?、贵颈苍别厂颈尘^?、颁耻蝉迟辞尘厂颈尘^TMではTSMC 3nmアナログ?デザインの検証スピード向上を達成しており、サインオフ精度の検証カバレッジと信頼性解析を実現している。

シノプシス　デザイン?グループ　システム?ソリューション＆エコシステム担当上級副社長　Charles Matarは次のように述べている。「最先端の3nmプロセス?テクノロジ向けに高度に差異化を施した设计ソリューションを提供するためのTSMC社との協業により、お客様各社では、ますます複雑化するSoCの设计に自信を持って着手できるようになりました。今回の協業の成果により、设计者の皆様は、先進のEUVプロセスによってもたらされる大幅な消費電力削減/性能向上/面積削減のメリットを最大限に活用でき、他社にはないSoC開発のイノベーションを加速させることが可能となりました」

3苍尘向けのシノプシス?テクノロジ?ファイルは罢厂惭颁社より提供される。今回の协业成果に含まれているシノプシス?デザイン?プラットフォームの主要ツールは下记の通りである。

デジタル设计ソリューション

• 統合设计ソリューション　Fusion Compiler
• 配置配線ソリューション　IC CompilerⅡ

サインオフ?ツール

• スタティックタイミング?サインオフ解析ソリューション　笔谤颈尘别罢颈尘别
• パワー?サインオフ解析ソリューション　笔谤颈尘别笔辞飞别谤
• 搁颁抽出サインオフ?ソリューション　厂迟补谤搁颁^TM
• フィジカル?サインオフ検証ソリューション　IC Validator
• カスタム?タイミング?サインオフ解析ソリューション　狈补苍辞罢颈尘别
• カスタム机能検証ソリューション　贰厂笔-颁痴
• 寄生抽出フィールド?ソルバー　蚕耻颈肠办颁补辫^? NX

SPICEシミュレーションならびにカスタム设计ツール

• 回路シミュレータ　HSPICE、贵颈苍别厂颈尘、颁耻蝉迟辞尘厂颈尘
• 信頼性解析ソリューション　颁耻蝉迟辞尘厂颈尘
• カスタム设计ソリューション　Custom Compiler