DSO.ai
もっと詳しく知る →
ニュースリリース - 2015年10月14日
富士ゼロックス、シノプシスのASIP Designerを使ってシリコン面積を50%以上削減
シノプシスの特定用途向けプロセッサ開発ツールが 複合機に搭載するプロセッサのアーキテクチャの検討と最適化を支援
概要
- 富士ゼロックスがASIP Designer を用いて特定用途向けプロセッサ（ASIP）を開発し、固定機能のハードウェア?アクセラレータと比べてシリコン面積を50%以上削減
- ASIP Designer の“Compiler-in-the-Loop” テクノロジにより、アプリケーション?コードから性能/消費電力/面積が最適化されたプロセッサ?アーキテクチャを生成
- ソフトウェア开発キットと合成可能な搁罢尝コードの自动生成により、富士ゼロックスは、14ヶ月以内にデザイン全体を完成
2015年9月30日 カリフォルニア州マウンテンビュー発 – シノプシス（草榴社区.、Nasdaq上場コード:SNPS）は本日、富士ゼロックス株式会社（（本社:東京都港区、社長:栗原 博、以下、富士ゼロックス）が、シノプシスのASIP Designer を活用してフルカラー複合機に搭載する高性能な特定用途向けプロセッサ（ASIP）を開発したことを発表した。同社は、ASIP Designer を用いて特定用途の命令セット?カスタム?プロセッサを開発、必要とされる性能を犠牲にすることなくダイ?エリアを50%以上削減した。また、機能が固定化されたハードウェア?アクセラレータと異なり、ASIP はソフトウェア?プログラムの修正による機能変更が可能なため、富士ゼロックスはプリンター複合機が求める多様なプロセッシング機能に対応した柔軟な设计が可能になった。同社の開発チームはASIP のコンセプト開発からハードウェア実装までを14ヶ月以内に完了することができた。
富士ゼロックス株式会社 コントローラ開発本部マネージャ 土屋徳明氏は、次のように語っている。「富士ゼロックスは、シノプシス社を、ASIP 開発ツールのリーディング?プロバイダとして高く評価しており、当社のカスタム?プロセッサ開発にASIP Designer を使うことを決定しました。ASIP Designer は、アーキテクチャ検討を短期間で実行できる機能を提供してくれるため、当社が開発したアルゴリズムを実現できるアーキテクチャのプロファイリングを迅速に実行できました。我々が実現したいアプリケーションに特化した命令セットや機能ユニットと合わせてASIP を開発することにより、ゲート数を大幅に削減しつつ、毎分70ページの高速な印刷を実現するのに必要なシステム性能を達成することができました」
通常は用紙の傾き補正は機械的に行うが、OA 機器の静音性を高めるため、富士ゼロックスは先進の画像処理アルゴリズムを利用してスキャン画像に補正を適用するアプローチを採用した。アルゴリズムの柔軟な変更をサポートしつつ、この機能を消費電力、パフォーマンス、面積の効率に配慮してインプリメントするため、同社はカスタム?プロセッサを開発するというアプローチを採用することを決め、そのためのツールとしてシノプシスのASIP Designer を選定した。
ASIP Designer の活用により、富士ゼロックスは、抽象度の高いプロセッサ仕様記述から複数のプロセッサ?アーキテクチャをモデリングした。ASIP Designer では、1つの仕様を入力するだけで、命令セット?シミュレータ（ISS）、アセンブラ、リンカ、デバッガ、Cコンパイラを含むソフトウェア開発キット（SDK）と合成可能なRTLを生成できる。C コンパイラや、先進のプロファイリング機能を持つISS がすぐに利用できるようになることにより、富士ゼロックスは、画期的なCompiler-in-the-Loop テクノロジを活用して、C 言語で記述された画像処理アルゴリズムを実現するために、短期間でパフォーマンスのプロファイリングを実施してアーキテクチャをチューンナップすることができた。
シノプシス IP&プロトタイピング マーケティング担当副社長 John Koeter は次のように述べている。「富士ゼロックス様がそうであったように、機能が固定されたハードウェアではなくASIP アプローチを採用することにより、设计の柔軟性を高めつつトータルのシステム?コストを大幅に削減することが可能となります。ASIP を用いて複合機にスキャン画像補正機能を実装した富士ゼロックス様の例は、ASIP Designer を活用することによって、プロセッサ?アーキテクチャをいかに迅速に検討/最適化でき、プログラマビリティと性能と面積のベスト?バランスを達成して、SoC開発を短期化できるかを端的に示すものです」
参考情报
- 设计事例の詳細は、より入手可能
- ASIP Designer についての詳細は、 http://www.synopsys.com/ASIP&苍产蝉辫;より入手可能
DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIP のリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック?ライブラリ、組込みメモリー、組込みテスト、アナログIP、有線?無線通信向けインターフェイス（业界標準プロトコル）IP、セキュリティ滨笔、組込みプロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IP プロトタイピング?キット、IP 向けソフトウェアの開発キット、IP サブシステムを提供している。DesignWare IP は、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、设计者は、IP のSoC への統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designware&苍产蝉辫;より入手可能。
シノプシスについて
草榴社区.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体设计からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子设计自動化（EDA）ソリューションならびに半導体设计資産（IP）のグローバル?リーディング?カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ?テストの分野でもCoverityソリューションで业界をリードしており、世界第16 位のソフトウェア?カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）设计者、最高レベルの品質とセキュリティが要求されるアプリケーション?ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。
# # #
草榴社区は、草榴社区.の登録商標です。
その他の商标や登録商标は、それぞれの所有者の知的财产です。
＜お问い合わせ先＞
日本シノプシス合同会社 フィールド?マーケティング?グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941