DSO.ai
もっと詳しく知る →
ニュースリリース - 2015年5月22日
シノプシスとTSMC社、協業を通じ16FFCプロセスでCustom Compilerを認証
アクティブ時消費電力を5 mW/Gb/Lane以下に、スタンバイ時消費電力を10 uW/Lane以下に削減したPCIe規格準拠のシリコン実証済みDesignWare IP
概要
- L1サブステート、パワーゲーティング、多電源領域、リテンションセルといったローパワー?テクニックにより、スタンバイ時消費電力を10 uW/lane以下に削減
- アンダードライブ、斬新な送信回路、イコライザー?バイパスのサポートにより、アクティブ時消費電力を5 mW/Gb/lane以下に削減
- 省面积やビルトイン补迟-蝉辫别别诲プロダクション?テスト机能、オプション?サポートのワイヤーボンド?パッケージにより、部材コストを削减
- PCIe 規格の電気仕様を満たしつつアクティブ時消費電力を削減
2015年5月21日 カリフォルニア州マウンテンビュー発 – シノプシス（草榴社区.、Nasdaq上場コード:SNPS）は本日、モバイルSoC のアクティブ/スタンバイ時消費電力を劇的に削減する、业界で最も消費電力の低いPCI Express?（笔颁滨别?）3.0デジタル?コントローラならびにPHY IP ソリューションを発表した。PCIe 3.0 規格準拠のシリコン実証済みDesignWare IP には、L1サブステート、パワーゲーティング、多電源領域、リテンションセルといったローパワー?テクニックが組み込まれており、スタンバイ時消費電力を10uW/lane 以下に削減する。また、アンダードライブ、斬新な送信回路、イコライザー?バイパスのサポートにより、PCIe 3.0 の電気仕様を満たしつつアクティブ時消費電力を5 mW/Gb/lane 以下に削減する。シノプシスが提供する、业界で最も消費電力の低いPCIe 3.0 デジタル?コントローラならびにPHY IP ソリューションを活用することにより、必要とする機能をSoC に組み込みつつ、モバイル機器のバッテリー持続時間を延ばすことができるようになる。
PCI-SIG? 議長兼社長 Al Yanes 氏は次のように語っている。「PCIe インターフェイスは、高速かつ低消費電力であるため、さまざまなモバイル機器に搭載されるようになっています。10年以上にわたってPCI-SIG の活動に積極的に貢献してきたシノプシス社が今回提供を開始した規格準拠のPCIe IP ソリューションにより、モバイル機器向けSoC へのPCIe インターフェイスの搭載が一層加速するでしょう」
DesignWare PCIe 3.0 PHY IP は、マルチフェーズ?ロックド?ループ（MPLL）機能、フィード?フォワード?イコライザ（FFE）機能、コンティニュアス?タイム?リニア?イコライザ（CTLE）機能、プログラマブル?ディシジョン?フィードバック?イコライザ（DFE）機能により、高損失で特性の荒れた伝送路のシグナル?インテグリティを強化できるため、PCIe 本来の伝送路パフォーマンスを凌駕する性能を提供する。また、セパレート?リファレンスクロック?インディペンデントSSC（SRIS）、リファレンスクロック?フォワーディング、PCI Express バイファケーション/アグリゲーションにより、より高性能なSoC 向けに柔軟なコンフィギュレーションが可能である。さらに、省面积やビルトイン补迟-蝉辫别别诲プロダクション?テスト机能、オプション?サポートのワイヤーボンド?パッケージにより、部材コストを削减できる。
DesignWare PCIe 3.0 Controller IP は、多電源領域やリテンションセルを用いたL1サブステートのサポートにより、スタンバイ時のリーク電流を最大95% 削減しつつ、復帰時のレイテンシを非常に低く抑えることができるため、スタンバイモードからアクティブモードへの切り換え時間を短縮できる。また、レイテンシ?トレランス?レポート（LTR）、オプティマイズド?バッファ?フラッシュ/フィル（OBFF）、ダイナミック?パワー?アロケーション（DPA）といったシステムレベル?パワー?マネージメント機能のサポートにより、アクティブ時の消費電力も削減する。さらに、PCIe のVC Verification IP やSystemVerilog で提供されるテスト?スイートにより、ローパワー?シナリオのバリデーションを支援する。アクティブ?コンポーネントが、ローパワー?サブステートへの移行/切り換え/復帰を制御し、パッシブ?コンポーネントは、ローパワー?ステートのモニタリング機能を提供する。テスト?スイートは、カバレッジ解析も含めたL1サブステート?バリデーションのためのテストシナリオを提供する。
シノプシス IP & プロトタイピング担当副社長 John Koeter は次のように述べている。「多機能化、高速化、そしてより長いバッテリー駆動時間の追求により、モバイル機器は、コンシューマ市場において、すさまじい進化を遂げています。当社は、业界で最も消費電力の低いPCIe IP ソリューションの提供を通じて、设计者の皆様が、今日のモバイル?アプリケーションに求められる高度な技術的要求を満たし、開発期間を短縮できるよう支援しています」
提供可能时期
低消費電力DesignWare Controller/PHY IP for PCIe 3.0 は、現在提供を開始している。Verification IP for PCIe 3.0、DesignWare IP Prototyping Kits for PCIe 3.0 Root Complex/PCIe 3.0 Endpointも提供を開始している。
DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP 群は、ロジック?ライブラリ、組込みメモリー、組込みテスト、アナログIP、デジタル?コントローラIP/PHY/次世代検証用滨笔 からなる完全なインターフェイス（业界標準プロトコル）IP、組込みプロセッサ?コアとそのサブシステムで構成されている。IP に関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング?キット、IP向けソフトウェアの開発キット、IP サブシステムを提供している。DesignWare IP は、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、设计者は、IP のSoC への統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designware&苍产蝉辫;より入手可能。
シノプシスについて
草榴社区.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体设计からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子设计自動化（EDA）ソリューションならびに半導体设计資産（IP）のグローバル?リーディング?カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ?テストの分野でもCoverityソリューションで业界をリードしており、世界第15位のソフトウェア?カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）设计者、最高レベルの品質とセキュリティが要求されるアプリケーション?ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。
# # #
草榴社区は、草榴社区.の登録商標です。
その他の商标や登録商标は、それぞれの所有者の知的财产です。
＜お问い合わせ先＞
日本シノプシス合同会社 フィールド?マーケティング?グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941