DSO.ai
もっと詳しく知る →
ニュースリリース - 2015年4月8日
シノプシス、TSMC 16nm FinFET Plusプロセス向けの広範囲にわたる実チップ実証済みIPの提供を開始
TSMC 16FF+プロセス対応のDesignWare IPによりモバイル機器やエンタープライズ機器向けSoCの開発が加速
概要
- TSMC 16FF+プロセス向けDesignWare Interface PHY IP群：
USB 3.0/2.0ならびにHSIC、16G PHY、PCI Express? 4.0/3.0/2.0、SATA 6G、HDMI 2.0、MIPI D-PHY、DDR4ならびにLPDDR4/3/2 IP
- TSMC 16FF+プロセス向けDesignWare Embedded Memory IP群：
高速/高密度/超高密度SRAM、Register File、ViaROMメモリーコンパイラ
- FinFETベース?メモリーで高いテスト?カバレッジと短期間でのリペアを実現するために最適化されたDesignWare STAR Memory System
2015年4月7日カリフォルニア州マウンテンビュー発 – シノプシス（草榴社区.、Nasdaq上場コード:SNPS）は本日、TSMC社の16nm FinFET Plus（16FF+）プロセスに対応した広範囲にわたるDesignWare PHY IPの提供開始を発表した。これらのIPにより、设计者は、開発リスクを抑えつつ、必要な機能をモバイル機器やエンタープライズ機器向けSoCに統合できるようになる。TSMC社の16FF+GLならびに16FF+LLプロセス?チップで実証済みのDesignWare IPを活用することにより、TSMC 16FF+プロセス?ベースのエンベデッド?メモリーや、 USB 3.0/2.0ならびにHSIC、&苍产蝉辫;PCI Express 4.0/3.0/2.0、&苍产蝉辫;SATA 6G、&苍产蝉辫;HDMI 2.0、&苍产蝉辫;MIPI D-PHY 、&苍产蝉辫;顿顿搁4/3ならびに尝笔顿顿搁4/3/2 などのプロトコルに準拠したインターフェイス滨笔を組み込んだSoCの開発をより短期間で行えるようになる。
TSMC社 设计インフラストラクチャマーケティング担当シニア?ディレクター Suk Lee氏は次のように語っている。「当社は、シノプシス社との長年にわたる協業を通じて、最先端プロセスで実チップに実装した実績のあるIPを提供し続け、モバイル機器やエンタープライズ機器向けSoCの開発期間短縮に貢献してまいりました。当社の16FF+プロセスに対応したDesignWare IP群を活用することにより、设计者の皆様は、最先端プロセスによってもたらされる高いチップ性能、低消費電力、小面積のメリットを活かしつつ、量産開始までにかかる期間を短縮することができます」
高い品質と信頼性を提供する実チップ実証済みのDesignWare PHY IP群が
TSMC 16FF+プロセスで優れた性能マージンを実現
DesignWare STAR Memory Systemは、包括的な統合テスト/リペア/診断ソリューションであり、シノプシスならびにサードパーティ各社が提供するエンベデッド?メモリーをサポートしている。TSMC社は、DesignWare STAR Memory Systemを使用して、同社の全ての16FF+メモリーコンパイラのキャラクタライズを行っている。STAR Memory Systemの最適化されたテスト/リペア?アルゴリズムにより、テストにかかる期間やコストを削減し製造歩留まりを向上させつつ、テスト?カバレッジを最大化することができる。また16FF+プロセス?ロジック?ライブラリは、7.5、9、10.5トラック?ライブラリ、消費電力最適化キット、High Performance Core（HPC）キットを提供している。これらの16FF+プロセス対応エンベデッド?メモリーならびにロジック?ライブラリも含めてシノプシスが提供している全てのエンベデッド?メモリーとロジック?ライブラリは、配置配線ソリューションIC CompilerⅡでシームレスに使用できるため、デザインのスループットと结果品质が向上する。
シノプシス IP&プロトタイピング マーケティング担当副社長 John Koeterは次のように述べている。「当社は、FinFETプロセス向けフィジカルIPのリーディング?プロバイダであり、设计者の皆様が、開発中のSoCに高品質で実績豊富なIPを適用して最先端プロセスがもたらす高い性能と低消費電力のメリットを享受できるよう、継続的にIPへの開発投資を行っております。当社とTSMC社の緊密な協業により、TSMC社の16FF+プロセス?ベースの高性能/低消費電力SoCに、インターフェイス滨笔やエンベデッド?メモリー、ロジック?ライブラリを組み込む際のリスクを最小化することができるようになりました」
提供可能时期
TSMC社の16FF+プロセス向けDesignWare USB 3.0/2.0、16G PHY、PCI Express? 4.0/3.0/2.0、SATA 6G、HDMI 2.0、MIPI D-PHY、DDR4 multiPHY（顿顿搁4/3ならびに尝笔顿顿搁4/3/2）、ロジック?ライブラリ、エンベデッド?メモリーIP、ならびにSTAR Memory SystemとIC Compiler IIは、既に提供を開始している。
DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、ロジック?ライブラリ、組込みメモリー、組込みテスト、アナログIP、デジタル?コントローラIP/PHY/次世代検証用滨笔からなる完全なインターフェイス（业界標準プロトコル）IP、組込みプロセッサ?コアとそのサブシステムで構成されている。プロトタイプ開発、ソフトウェア開発、IPのSoC統合を容易にするため、シノプシスのIP Acceleratedイニシャティブは、IPプロトタイピング?キット、IP向けソフトウェアの開発キット、IPサブシステムを提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報は http://www.synopsys.com/designwareより入手可能。
シノプシスについて
草榴社区.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体设计からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子设计自動化（EDA）ソリューションならびに半導体设计資産（IP）のグローバル?リーディング?カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ?テストの分野でもCoverityソリューションで业界をリードしており、世界第15位のソフトウェア?カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）设计者、最高レベルの品質とセキュリティが要求されるアプリケーション?ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。
# # #
草榴社区は、草榴社区.の登録商標です。
その他の商标や登録商标は、それぞれの所有者の知的财产です。
＜お问い合わせ先＞
日本シノプシス合同会社 フィールド?マーケティング?グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941