DSO.ai
もっと詳しく知る →
ニュースリリース - 2015年2月16日
シノプシスの新しいツールDesignWare DDR Explorer により、DDR メモリー?サブシステムの処理効率が最大20%向上
DesignWare DDR Memory Controller のアドレス?マッピング、クロック周波数、サービス品質を向上させる パフォーマンス解析ツール
概要
- グラフィカルなシミュレーション/解析环境により、メモリー?サブシステムの性能/消费电力/コストの最适化を支援
- DesignWare DDR Memory Controller IP のコンフィギュレーションの検討と調整ができるため、メモリー帯域が最大20% 向上
- アドレス?マッピング、クロック周波数、サービス品質の最適化により、DRAM のコストと消費電力を削減
- パフォーマンスの可視化とパフォーマンス感度解析をトランザクション?レベル?シミュレーションで実行できるため、RTLと比べて解析期間を1/10 に短縮
2015年2月11日 カリフォルニア州マウンテンビュー発 – 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（草榴社区.、Nasdaq上場コード:SNPS）は本日、シノプシスのDesignWare DDR Enhanced Universal Memory Controller（uMCTL2）のパフォーマンス/消費電力/コストの最適化を短期間で実行できる新しいパフォーマンス解析ツール DesignWare DDR Explorer の提供開始を発表した。DesignWare DDR Explorer により、RTLでの解析と比べて1/10 の期間で、设计対象のDDRメモリー?サブシステムの解析と最大20% の処理効率向上を実現できる。DDR Explorer のグラフィカルなシミュレーション/解析環境により、设计者は、部品コストとシステム電力を最小化できる最適なメモリータイプを短期間で決定できる。DDR Explorer は、LPDDR2、LPDDR3、DDR2、DDR3、DDR4など、モバイル機器やエンタープライズ機器で用いられている业界標準DRAM インターフェイス全てをサポートしている。
DDR Explorer のグラフィカルなシミュレーション/解析環境とDesignWare DDR Enhanced Universal Memory Controller IP のトランザクション?レベル?アーキテクチャ?モデルを使用することにより、设计者は、数百ものシナリオを定義/実行/解析して、最適なメモリー?コントローラ?コンフィギュレーションを決定することができる。RTLでのパフォーマンス解析は、最終的なバリデーション時には行う必要があるものの、非常に時間がかかるため、実行できるデザイン検討はせいぜい25 回程度である。DDR Explorer を使用すれば、同じ時間で250 回以上ものシミュレーションを流し、徹底したパフォーマンス/パワー感度解析を行うことが可能となる。トラフィックが厳しい部分やボトルネックとなる部分を特定することにより、设计者は、DDR メモリー?コントローラ?パラメータのコンフィギュレーションとレジスタ?セッティングを検討して、DDR メモリーのパフォーマンスを最適化することができる。これにより、メモリーの他のパフォーマンス要件を犠牲にすることなく、メモリー処理効率が最大20% 向上し、消費電力やコストを低減することができるのである。DDR Explorer から得られた最適なコンフィギュレーションをRTL のDDR メモリー?コントローラIP のコンフィギュレーションと最終的なバリデーションに適用することにより、IP のインプリメンテーションと検証にかかる期間を短縮することができる。
シノプシス IP&プロトタイピング マーケティング担当副社長 John Koeter は次のように述べている。「DDR Explorer をお使いいただくことにより、设计者の皆様は、DDRメモリー?コントローラ/PHYサブシステムのコンフィギュレーション、シミュレーション、解析を短期間で実行できるようになります。これにより、DesignWare DDR Enhanced Universal Memory Controller IP とPHY IP のSoC への組込みにかかる期間を劇的に短縮でき、製品の早期市場投入を実現できます」
提供可能时期
DesignWare DDR Explorer は、既に提供を開始している。 詳細は、 http://www.synopsys.com/dw/ipdir.php?ds=dwc_ddr_explorer&苍产蝉辫;より入手可能。
DesignWare IP について
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIP のリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP 群は、デジタル?コントローラIP/PHY/次世代検証用滨笔 からなる完全なインターフェイス（业界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック?ライブラリ、プロセッサ?コアならびにサブシステムで構成されている。短期間でのプロトタイプ開発、ソフトウェア開発、SoC へのIP 統合を可能にするため、シノプシスのIP Acceleratedイニシャティブは、IP プロトタイピング?キット、IP ソフトウェア開発キット、カスタマイズ済みIP サブシステムを提供している。シノプシスのIP ソリューションは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、设计者は、IP のSoC への統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。 詳細情報は http://www.synopsys.com/designware&苍产蝉辫;より入手可能。
シノプシスについて
草榴社区. (Nasdaq上場コード:SNPS) は、グローバル?エレクトロニクス?マーケットでテクノロジ?イノベーションを展開している。そのソフトウェア製品、IP、技術サービスは、エンジニアが直面する设计/検証/システム開発/製造の課題の解決を支援しており、シノプシスは電子设计自動化 (EDA) ならびに设计資産 (IP) のリーディング?カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を设计開発している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。
# # #
草榴社区は、草榴社区.の登録商標です。
その他の商标や登録商标は、それぞれの所有者の知的财产です。
＜お问い合わせ先＞
日本シノプシス合同会社 フィールド?マーケティング?グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941