FPGAベース?ハードウェア?プロトタイピング?システム HAPSを活用し、400社を越す企業が、プロトタイプ完成までの期間を短縮し、コスト増加要因となるチップ?リスピンを回避
概要
2014年12月8日 カリフォルニア州マウンテンビュー発 – 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス(草榴社区.、Nasdaq上場コード:SNPS)は本日、400社を越す企業へのFPGAベース?ハードウェア?プロトタイピング?システム HAPSの出荷が5,000セットを超えたことを発表した。これらの企業では、ソフトウェア開発、ハードウェア/ソフトウェア統合、システム?バリデーションにかかる期間を短縮するためにHAPSシステムを採用している。最高性能を実現できるASICプロトタイプの開発を目指す设计チームでHAPSが採用されるのは、システム拡張性が高く、プロトタイプ開発のためのソフトウェア?ツールもHAPSシステム向けに統合されており、I/Oインターフェイスの実機も数多く提供されているためである。
PixelWorks 社 FPGAマネージャー Jinhua Chen 氏は、次のように語っている。「当社では、過去4年以上にわたって、IPの統合と検証を効率化しフルシステムのバリデーションを実施するために常にシノプシス社のHAPSシステムを活用してきました。同社のハードウェアとソフトウェア?ツールで構成される业界で最も完成されたプロトタイピング?ソリューションのおかげで、開発期間を短縮し開発リスクを削減することができます」
HAPSシステムは、HAPSアーキテクチャ向けに最適化された设计自動化ソフトウェア?ツールのProtoCompiler と緊密に統合されたソリューションを提供している。ProtoCompiler を使用すれば、複数のFPGAへのデザイン分割を数分のレベルで生成でき、一方で従来のプロトタイピング開発フローと比べて最大3倍のシステム?パフォーマンスを実現できる。HAPSシステムとProtoCompiler は、拡張ボードを使用してクロックとリセットの同期を取ることができ、さらに一括でコンフィギュレーションできるため、最大2億8800万ゲートのASICデザインの複数FPGAへの実装に対応できる。このコンビネーションにより、システム?パフォーマンスを犠牲にすることなく個別IPブロックからSoCレベルに至るASICデザインを自在に実装できるのである。
シノプシス IP&プロトタイピング?マーケティング担当副社長 John Koeter は、次のように述べている。「全ての世代のHAPSシステムを通じて、我々は、お客様がその時々で苦労されていた拡張性/プロトタイプ完成までの期間/システム?パフォーマンスの問題を解決してまいりました。今回の5,000セット超の出荷実績は、お客様各社がHAPSを利用して、ソリューション開発、ハードウェア/ソフトウェア統合、システム?バリデーションにかかる期間をいかに短縮できてきたかを示す記念すべき一里塚と言えます」
提供可能时期と参考情报
最大2億8800万ASIC ゲートに対応したFPGAベース?ハードウェア?プロトタイピング?システム HAPSは、既に提供中である。
贬础笔厂システムについての详细は、http://www.synopsys.com/haps&苍产蝉辫;より入手可能。
シノプシスについて
草榴社区. (Nasdaq上場コード:SNPS) は、グローバル?エレクトロニクス?マーケットでテクノロジ?イノベーションを展開している。そのソフトウェア製品、IP、技術サービスは、エンジニアが直面する设计/検証/システム開発/製造の課題の解決を支援しており、シノプシスは電子设计自動化 (EDA) ならびに设计資産 (IP) のリーディング?カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を设计開発している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。
# # #
草榴社区は、草榴社区.の登録商標です。
その他の商标や登録商标は、それぞれの所有者の知的财产です。
<お问い合わせ先>
日本シノプシス合同会社 フィールド?マーケティング?グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941