DSO.ai
もっと詳しく知る →
ニュースリリース - 2014年6月3日
シノプシスとサムスン、14nm FinFETプロセスへ向けツールとIPを提供
直近の厂辞颁デザインに利用できる贵颈苍贵贰罢対応のシリコン実証済みツールと滨笔
概要
- サムスン社のファウンドリ顧客向けのProcess Design Kit （PDK）も含めて、同社14nm FinFETプロセス認証の骋补濒补虫测デザイン?プラットフォーム
- サムスン社14nm FinFET プロセス向けのシリコン実証済みDesignWare IP
- 14nm FinFET SoC製品デザインに活用された设计＆IPソリューション
2014年6月2日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（草榴社区.、Nasdaq上場コード:SNPS）は本日、サムスン社14nm FinFETプロセス認証済みの包括的な设计ソリューションならびにIPソリューションの提供開始を発表した。
シノプシスの骋补濒补虫测デザイン?プラットフォームとDesignWare IPは、サムスン社14nm FinFETプロセス?ベースの複数のSoCデザインを実現した実績を持っている。使用されたツールは、小面積/低消費電力?論理合成に優れたDesign Compiler、セル考慮のATPG を実行するTetraMAX、DPT考慮の14nm 配置配線ソリューション IC Compiler、高速フィジカル検証ソリューション IC Validator、高精度エレクトロマイグレーション/ IRドロップ解析ソリューション PrimeRail、3-D抽出ソリューション StarRC、3-D デバイス?シミュレータ HSPICEである。半導体 IPに関しては、両社の協業により、14nm FinFET プロセスのDesignWareインターフェイス滨笔、Embedded Memory IP、Logic Library の開発とテストチップ?テープアウトに成功している。一例が、前世代バージョンと比較して面積を最大50%削減できるDesignWare USB femtoPHYsである。このPHYは、サムスン社のプロセスでシリコン実証済みで、USB-IF（Implementers Forum）による準拠性テストにも合格している。
サムスン?エレクトロニクス社 ファウンドリ?マーケティング担当副社長 Dr. Shawn Hanは次のように語っている。「当社では、14nm FinFET プロセスの初期リサーチ段階から、シノプシス社と设计ツールならびに IP 開発に関して深い技術協力を行ってまいりました。この数年間にわたる協業の成果が、当社ファウンドリ顧客企業各社に最新FinFETプロセスがもたらすバリューを最大限にご活用いただくための今回のシリコン実証済みソリューションです。来年の年初には、革新的な14nm FinFET SoCが実現していることでしょう」
両社は、タイミング、ピン?アクセス性、ダブルパターニング対応配線ルール、タイミング?サインオフとの相関性、サムスン?ゴールデン?スクリプトやインプリメンテーションのバリデーションと各種 IPクオリフィケーションのための高精度なSPICEテストに向けライブラリ?クオリフィケーションでも協業している。
シノプシス デザイン?グループ マーケティング担当副社長 Bijan Kiani は次のように述べている。「当社とサムスン社は、両社共通のお客様に最新のプロセス?テクノロジで結果予測性の高いデザイン収束を可能にするソリューションをご提供するため、長年にわたって協業を重ねてまいりました。今回のFinFET 対応Galaxy デザイン?プラットフォームとDesignWare IPにより、设计者の皆様は、目まぐるしく変化するマーケットでの厳しい競合に勝ち抜くために必要な革新的製品の開発を加速することができるようになります」
シノプシスについて
草榴社区. (Nasdaq上場コード:SNPS) は、グローバル?エレクトロニクス?マーケットでテクノロジ?イノベーションを展開している。そのソフトウェア製品、IP、技術サービスは、エンジニアが直面する设计/検証/システム開発/製造の課題の解決を支援しており、シノプシスは電子设计自動化 (EDA) ならびに设计資産 (IP) のリーディング?カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を设计開発している。詳細な情報は、より入手可能。