DSO.ai
もっと詳しく知る →
ニュースリリース - 2013年9月24日
シノプシスの広範囲にわたるインターフェイス滨笔群がTSMC 20SoCプロセスに対応
TSMC 20SoCプロセス?テクノロジ対応のシリコン実証済みIPソリューションによりモバイル/マルチメディアSoCの性能が向上、消費電力を削減
概要
- USB、DDR、PCI Express?、MIPI?の各PHY IPがTSMC 20SoCプロセスに対応
- 复数公司の厂辞颁に组み込まれ量产されているシリコン実証済みの各种滨笔
- TSMC 20SoCプロセスにより消費電力を最大25%削減、性能を30%向上可能に
- タブレット端末やスマートフォンなど各种モバイル机器向けに最适化されたプロセスと滨笔
2013年9月19日 カリフォルニア州マウンテンビュー発 - 半導体やエレクトロニクス?システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス（草榴社区.、Nasdaq上場コード:SNPS）は本日、DesignWare Interface IP群が、TSMC社の20nm SoCプロセスへの対応を完了していることを発表した。TSMC 20SoCプロセスに対応したシリコン実証済みのDesignWare USB、DDR、PCI Express、MIPIの各PHY IPにより、设计者は、最新のインターフェイス規格準拠のIPを開発中のSoCに統合する際のリスクを削減しつつ、TSMC社の28nmプロセスと比べて消費電力を25%削減、性能を30%向上できるTSMC 20SoCプロセスのメリットを活用できるようになる。DesignWare IP群は、ダブルパターニング?デザインルールへの準拠など、最新のシリコン製造技術を用いたデザインに求められる要件を満たすことにより、高い歩留まりを達成できるよう開発されている。
TSMC社 デザイン?インフラ?マーケティング?シニアディレクタ Suk Lee氏は次のように語っている。「当社とシノプシス社との間には、最先端のプロセス?テクノロジを進展させていくための長年にわたる協業の歴史があり、両社共通のお客様の量産立ち上げを加速する高品質で実証済みのIPをご提供してまいりました。シノプシス社の高品質なIP群により、当社の20SoCカスタマー各社は、SoCの消費電力を削減しつつ実績豊富なIPを実装していくためのローリスクなソリューションを手にすることになります」
(参考) TSMC 20SoCで実装したDesignWare PHY IPの十分なマージンを備えた堅牢なアイ?ダイアグラム
デザインが20nmや16nm FinFETといったより微細なプロセス?ノードに移行するに連れて、ムーアの法則に則った開発を進めていくための技術課題は、ますます複雑なものになりつつある。TSMC社は、2枚のフォト?マスクに回路パターンを半分づつ形成するダブルパターニング?マスク?テクノロジを20SoCプロセスで実用化し、20nmノードの最小配線スペース?ルール以下のパターンの形成を可能にしている。シノプシスは、20nm対応のDesignWare IPの開発にあたって、各種標準規格の仕様と、ダブルパターニング?テクノロジを含めたTSMC社のデザイン?ルールに忠実に準拠し、歩留まりと製造性の向上に注力してきた。
シノプシス IP&システム マーケティング担当副社長 John Koeterは次のように述べている。「当社は、20ならびに28nmで80以上のテストチップ?テープアウト実績を持つフィジカルIPのリーディング?プロバイダであり、最も先端を行くプロセスに対応したIPの開発に注力し、设计者が、そのプロセスから得られる性能と消費電力のメリットを最大限活用しつつ実証済みの高品質なIPを実装できるよう支援してまいりました。今回の20nm対応IP群により、设计者の皆様は、開発リスクを最小化しつつ量産立ち上げまでの期間を最短化して、差別化された製品を開発するという目標の達成が容易になるだけでなく、16nm FinFETプロセスへの以降に伴って予想されるリスクを削減することもできます」
提供时期
TSMC 20SoCプロセス対応のDesignWare USB 2.0 PHY、USB 3.0 PHY、DDR4 multi PHY、PCI Express 2.0 PHY、MIPI D-PHYはすでに提供を開始している。
DesignWare IPについて
シノプシスは、システムオンチップ向けの高品質かつシリコン実証済みIPのリーディング?プロバイダである。シノプシスの多岐にわたるDesignWare IP群は、デジタル?コントローラIP/PHY/検証用滨笔からなる完全なインターフェイス（业界標準プロトコル）IP、アナログIP、組込みメモリー、ロジック?ライブラリ、プロセッサ?コアとそのサブシステムで構成されている。IPに関連するソフトウェア開発とハードウェア/ソフトウェア統合を容易にするため、シノプシスは、これらのIPのドライバ?ソフトウェア、トランザクション?レベル?モデルそしてバーチャル?プラットフォームも提供している。また、FPGAベースのハードウェア?プロトタイピング?ソリューション HAPSを使用すれば、開発中のIPとそれを組み込むSoCがシステム全体の仕様に適合しているかどうかのバリデーションを実行できる。さらにバーチャル?プロトタイプ作成ツール Virtualizerを使用することにより、これらのIPあるいはSoC全体に必要となるソフトウェアの開発を、 ハードウェア完成後に行う従来手法に比べてはるかに早い段階で開始できる。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、IPプロトタイプおよびソフトウェア開発環境や、包括的な技術サポートとともに提供されているため、设计者は、IPのSoCへの統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能。
シノプシスについて
草榴社区.（Nasdaq上場コード:SNPS）は、グローバル?エレクトロニクス?マーケットでテクノロジ?イノベーションを展開している。そのソフトウェア製品、IP、技術サービスは、エンジニアが直面する设计/検証/システム開発/製造の課題の解決を支援しており、シノプシスは電子设计自動化（EDA）ならびに设计資産（IP）のリーディング?カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を设计開発している。詳細な情報は、より入手可能。
# # #
草榴社区は、草榴社区.の登録商標です。
その他の商标や登録商标は、それぞれの所有者の知的财产です。
＜お问い合わせ先＞
日本シノプシス合同会社 フィールド?マーケティング?グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941