DSO.ai
もっと詳しく知る →
ニュースリリース - 2010年3月30日
Design Compiler 2010バージョン、論理合成と配置配線の设计生産性を2倍に向上
论理合成后とレイアウト后の结果の误差が5%以内に改善、フロアプラン改善机能を追加、
マルチコア技术の活用により実行速度が2倍に向上
2010年3月29日 カリフォルニア州マウンテンビュー発 - 半導体设计?製造ツールならびにIPの世界的リーダーであるシノプシス（草榴社区.、Nasdaq上場コード:SNPS）は、本日、Galaxyデザイン?プラットフォームのRTL論理合成ソリューションの最新バージョンDesign Compiler 2010を発表した。Design Compiler 2010バージョンにより、論理设计とフィジカル设计のスピードが2倍に向上する。複雑化の一途をたどるチップの设计を厳しい開発スケジュール内で達成するためには、論理设计への手戻りを最小化してフィジカル设计の短期化を実現できるRTL論理合成ソリューションが求められている。
そこでシノプシスは、Design Compiler 2010のトポグラフィカル?テクノロジに、シノプシスの配置配線ソリューション IC Compiler向けの“フィジカル?ガイダンス”を生成する機能を追加した。この機能により、Design Compilerのタイミング/面積見積もりとIC Compilerのレイアウト結果との誤差を5%以内に抑制しつつ、配置実行速度は1.5倍に向上した。また、RTL设计者が論理合成段階でより良いフロアプランを検討するための機能も追加、これにより最適なフロアプランをより効率的に実現できるようになった。さらに、複数プロセッサ上での実行により論理合成実行速度が向上するマルチコア機能も搭載、4プロセッサの使用で実行速度は2倍になる。
これらの新しい機能改善の成果は、カリフォルニア州サンノゼで本日から開催される“SNUG”（ シノプシス?ユーザー会）でユーザー各社から発表される。
株式会社ルネサス テクノロジ DFM?ディジタルEDA技術開発部 部長 杉原仁氏は次のように語っている。「市場競争力を維持していくためには、より高性能なチップを、より短い设计期間で開発していく必要があります。当社は、Design Compilerのトポグラフィカル?テクノロジに追加されたフィジカル?ガイダンス機能を活用することによって、Design Compilerが行うタイミングと面積の見積もりと、IC Compilerによるフィジカル设计後の結果との誤差を5%以内に抑えることに成功し、タイミング性能を向上させつつ、IC Compilerによる配置作業を1/2の時間で終了しました。当社では、今回Design Compilerに加わったこの新機能を活用して、设计のやり直しを最小限に抑え、これまでよりも短い设计期間で设计目標を達成してまいります」
製品の市場投入までにかかる期間の短縮という強力なプレッシャーに対処するため、Design Compiler 2010バージョンでは、IC Compilerとのリンクを強化するための機能拡張が施され、論理设计結果とフィジカル设计結果との相関性誤差が5%以内に向上した。論理合成段階でいくつかのフィジカル设计最適化テクニックを実行できるようになり、それらの最適化情報はフィジカル?ガイダンスとしてIC Compilerに受け渡され、设计フローとしての整合性を高め、IC Compilerによる配置スピードを1.5倍に向上させる。
またDesign Compiler 2010では、RTL设计者がIC Compilerのフロアプラン機能をDesign Compiler内で起動できるようになっており、フロアプランのチューンナップを行うことができる。この作業はプッシュボタン方式で実行できるため、RTL设计者は、设计の早い段階で複数のフロアプランを試して、フロアプラン上の問題点の特定と修正を行うことができ、より迅速に设计収束を達成できるようになる。
Realtek社 R&Dセンター 副センター長 Shih-Arn Hwang氏は次のように語っている。「当社では、過去数年にわたり、Design Compilerのトポグラフィカル?テクノロジを活用して論理合成段階でデザインの問題点を発見?修正し、最終的なインプリメンテーション結果の予測性を高めてまいりました。Design Compiler 2010での論理合成結果は、フィジカル设计後のそれとの相関性が非常に高く、IC Compilerの配置スピードも1.5倍に向上します。この論理合成?フィジカル设计間の高度な相関性と実行速度の向上こそ、设计手戻りの削減と65nmプロセス以降の设计期間大幅短縮に向けて我々が必要としていたツール性能です」
さらにDesign Compiler 2010では、マルチコア?コンピューティング?サーバーの活用で実行速度を大幅に向上させる新機能も提供する。分散処理またはマルチスレッド並列処理テクニックを最適な形で活用することにより、4プロセッサ搭載のサーバー上での論理合成実行速度は2倍に向上、合成結果への悪影響は全くない。
シノプシス インプリメンテーション?グループ 上級副社長兼ジェネラルマネージャー Antun Domicは、次のように述べている。「我々は常に、お客様の设计期間の短縮と设计生産性改善を主眼としてDesign Compilerを開発してまいりました。トポグラフィカル?テクノロジのご提供開始により、論理合成結果が、フィジカル设计収束の短期化に大きく貢献するようになりました。そしてDesign Compiler 2010においてもこの目的を達成し、设计手戻りとフィジカル设计期間を大幅に削減することができるようになりました。お客様が最新のマルチ?プロセッサ?アーキテクチャを最大限活用できるよう、ツールの基本構造を大幅に改善することにも成功いたしました」
シノプシスについて
草榴社区. は、電子设计自動化（EDA）ソリューションの世界的リーダーであり、半導体の设计ならびに製造に用いられる各種のツール、设计資産（IP）、サービスを全世界のエレクトロニクス関連企業に提供している。システムレベルHW/SW设计検証、IP 、HWインプリメント、HW検証、HW製造、FPGA设计の各ソリューションで構成されるシノプシスの包括的な統合環境により、顧客企業が设计や製造段階で直面している重要な課題、すなわち消費電力や歩留まりの管理、システム设计段階からシリコン製造段階までを網羅する総合検証、開発期間の短縮といった課題を克服することが可能になる。各種テクノロジを駆使したこれらのソリューションを活用することにより、顧客企業は、開発コストや開発リスクを削減しつつ最高の製品を迅速に市場投入することが可能となり、競争力を高めることができる。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジア、インドなど70ヶ所。詳細な情報は、より入手可能。
# # #
草榴社区、Design Compiler、Galaxyは、草榴社区.の登録商標または商標です。
その他の商标や登録商标は、それぞれの所有者の知的财产です。
＜お问い合わせ先＞
日本シノプシス合同会社 フィールド?マーケティング?グループ 藤井 浩充
TEL: 03-6746-3940 FAX: 03-6746-3941