DSO.ai
もっと詳しく知る →
DesignWare ARC HSプロセッサ?ファミリー
新型DesignWare ARC HS5xおよびHS6xプロセッサ
ハイエンドの组み込みアプリケーションで最大3倍のパフォーマンスアップを可能にする32-/64ビット础搁颁プロセッサ
组み込みに适した高性能
ARCv2命令セット?アーキテクチャ（ISA）をベースにした前世代のHSプロセッサのHS3x、HS4x、DSP拡張HS4xDプロセッサに加え、新しいARCv3命令セットアーキテクチャ（ISA）に基づいた32ビットARC HS5xおよび64ビットHS6xプロセッサがDesignWare? ARC? ARC HSファミリーに新製品として追加されました。すべてのHSプロセッサは、命令とデータにシングルサイクルでアクセス可能な密結合メモリー（CCM）をサポートします。
骋贬锄以上の动作速度、面积と消费电力の最小化を実现する贬厂プロセッサは、きわめて高性能であることが求められる组み込み用途向けに最适化されています。贬厂プロセッサはシングル/デュアル/クアッドコアのコンフィグレーションが可能です。
ARC HSプロセッサは、商用およびオープン?ソースのツール、オペレーティング?システム、ミドルウェアといった幅広いエコシステムでサポートされています。これらには、ARC Access Programに加盟する业界をリードするベンダーの製品や、embARC.orgを通じて提供される、幅広い、无料のオープンソース?ソフトウェアが含まれます。
ARC HS34/HS36/HS38
高いパフォーマンス効率が必要な组み込みアプリケーション用
?最适化された10ステージ?パイプライン
?L1コヒーレンシ、L2 最大8MB
?効率的なソフトウェア开発
ARC HS44/HS46/HS48
高パフォーマンスの组み込みアプリケーション用スーパースカラ?アーキテクチャ
?高速デュアルイシュー?パイプライン
?フル惭惭鲍、40ビットアドレス
?シングルコア、デュアルコア、クアッドコア
ARC HS45D/HS47D
デュアルイシュー、32ビット、シグナル処理が必要な高性能組み込みアプリケーション用のRISC + DSPアーキテクチャ
?RISC + DSP統合プロセッサ
?150超の顿厂笔命令実行
?简単な顿厂笔プログラミングサポート
ARC HS46FS/HS47DFS
高性能な车载アプリケーションに対応するデュアルイシュー?プロセッサ
? エラー検出訂正符号
? シングル/デュアル/クアッド?コアの実装
ARC HS56/HS57D/HS58
ハイエンド组込アプリケーションのための32ビットスーパースカラアーキテクチャ
? 32ビットALUとコアレジスタ
? 32ビット仮想40ビット物理アドレススペース
? 最大12コアコヒーレントクラスタまでスケーラブル
ARC HS66/HS68
スーパースカラ64ビットアーキテクチャは52ビットの物理アドレスと64ビット仮想アドレスをサポートする
? 64ビットパイプラインとレジスタセット
? 128ビットSIMDによる高度なFPU
? 最大12コアコヒーレントクラスタまでスケーラブル
础搁颁ソフトウェア开発プラットフォーム
- ARC HS Development Kit
- ARC AXS103ソフトウェア開発プラットフォーム（ソフトウェア开発、デバッグ、プロファイリングを可能にする包括的なスタンドアロン?プラットフォーム）
础搁颁开発ツールおよびソフトウェア：
- MetaWare Development Toolkit（コンパイラ、デバッガ、シミュレータ）
- 骋狈鲍ツール（コンパイラ、デバッガ、ユーティリティ）およびARC Linux OS
- MQX RTOS
- embARC Open Software Platform（无偿かつオープンソースで提供される包括的なソフトウェア群）
- ARC Access Program（サードパーティー?ツール、オペレーティング?システム、ミドルウェア製品群）
ライセンス取得可能なオプション
オプション |
サポートされるARC HSプロセッサ |
*対象プロセッサはこの机能を标準搭载
础搁颁プロセッサは厂辞颁组み込み用途として笔笔础の効率を最大限に発挥するよう最适化されています。
- 命令とデータの同时メモリー?アクセスに耐える高性能を実现するためのハーバード?アーキテクチャ
- 高い电力効率を実现する高速パイプライン
- 16/32bit命令セットが混在するような組み込みシステムにおいても高いコード密度を実現する32bit RISCエンジン
础搁颁プロセッサは高度にコンフィギュラブルであり、プロセッサ?インスタンスごとに性能、消费电力、面积を最适化することが可能です。
- 设计者は対象用途に最適なコアを実現するためのハードウェア機能の追加?削減ができるため、ゲートの無駄が生じない
- コアの构成をドラッグ-アンド-ドロップで変更可能にする础搁颁丑颈迟别肠迟ウィザード
ARC Processor EXtension（APEX）テクノロジにより、ユーザーがプロセッサの実装をカスタマイズ可能
- ユーザー定义命令の追加によるソフトウェア実行の加速とコードサイズの削减を実现し、消费电力やメモリーの要件を低减
- プロセッサをメモリーやペリフェラルに密结合することで、バス?インフラストラクチャの追加が不要になり、面积とレイテンシーの削减とシステムレベルの性能向上を実现