DSO.ai
もっと詳しく知る →
DC Explorer
设计スケジュールを短縮する设计初期段階でのRTLエクスプロレーション
DC Explorerは、设计初期段階でRTLエクスプロレーション（RTLの検討）を行うためのツールです。これにより、RTL合成のための的確なスタートポイントを生成し、デザイン?インプリメンテーション時間を短縮することができます。DC Explorerは未完成のデザイン?データにも対応し、DC Ultra（Topographical）とのタイミング/エリアの誤差を10%以内に抑えつつ5?10倍の速度で実行できるため、開発初期段階でインプリメンテーション結果を確認することができるようになります。设计者は、DC Explorerにより设计の早い段階においてさまざまなデザイン構成でのwhat-if解析を効率的に実行することにより、高品質なRTLと制約の開発を加速し、短期に収束性の高いデザインフローを実行できます。また、DC Explorerは、IC Compilerによるフィジカル?エクスプロレーションに使用できる初期段階のネットリストを生成します。プッシュボタン方式により、IC Compilerのデザイン?プランニング機能をRTLエクスプロレーション環境内で利用できます。これにより、设计の初期段階でフロアプランの作成および修正を簡単に行うことができます。
高速で収束性の高い设计フローを実現する高品質のRTLと制約条件の迅速な開発を可能にするDC Explorer
主な特长
- 初期段阶での搁罢尝エクスプロレーションで搁罢尝合成のための的确な入力データを作成
- 未完成のデザイン?データを使用できるため、高品质の搁罢尝および制约条件の迅速な开発が可能
- 合成前后に配线混雑解析およびレポートを実行することにより、初期段阶で搁罢尝へのフィードバックを取得
- 搁罢尝解析とタイミング改善可能なロジックのレベルを表示するヒストグラム
- 搁罢尝、スケマティック、タイミング?レポート、配线混雑度およびフィジカル?ビューのクロスプロービングによるデバッグの高速化
- 搁罢尝合成と比べて5?10倍の実行速度による効率的な飞丑补迟-颈蹿解析
- 设计フローの早い段階で、DC Ultra（Topographical）とのタイミング、 エリアの相関が10%の精度でインプリメンテーション結果を予測
- フィジカル制約の読み込みによりDC Ultra（Topographical）との相関性が向上（オプション機能）
- プッシュボタン方式で利用できるIC Compilerのデザイン?プランニング機能により、フロアプランの開発とエクスプロレーションの期間を短縮
- DC Ultraと互換性のあるスクリプトにより既存フローへの導入が容易
- パワー?インテントを早期开発するための鲍笔贵サポート
- マルチコア?プラットフォームのサポートにより4コアでさらに2倍のスピードアップ
White Papers