課荘芙曝

DUT��Design Under Test�坤謄好����鵑離妊競ぅ鵤�のレビュ�`の互堀晒

方メガヘルツの�嘛�を�g�FするHAPSプロトタイプは、�嘛��_�Jのために湯寄なテストパタ�`ンを駅勣とするIPやサブシステムの互堀�編^を辛嬬にします。匯違議な聞喘モデルとして、HapsTrak 3メモリ�`?ド�`タ�`ボ�`ドのメモリ�`?プリロ�`ド/リ�`ドバックとホスト?ワ�`クステ�`ションからの岷俊ストリ�`ミングの2つがあります。HAPS UMRBusは芦協した互パフォ�`マンスの麗尖リンクとAPIを�笋┐討�り、貧��の�I圭のモデルに��鬉任�るため、USBまたはPCIe俊�Aでホスト?ワ�`クステ�`ションとHAPSシステムを���gに�y栽できます。DUTテストでは、テストデ�`タと�Y惚デ�`タを�笋┐織�ンボ�`ドDDR3 SDRAMのプリロ�`ドとリ�`ドバックがメディア?コ�`デックの�_�Jに恷�mです。HAPS譜柴並箭を鹿めたシノプシスのSolvNetカタログには、DDR3メモリ�`?インタ�`フェイス?コントロ�`ラを�y栽してHapsTrak 38GBメモリ�`?モジュ�`ルに��鬉垢�DUTテスト嵶醤が根まれています。Tcl/C/C++�鬚韻�UMRBus APIを聞喘することでテスト�h廠への��秘が否叟になり、��れたモジュ�`ル來と壅旋喘來を�笋┐�HAPSを旋喘することにより、カスタム?テスト�h廠の�_�kに��わされず、仟しい譜柴?�編^恬�Iに��廷することができます。

ソフトウェア蝕�k豚寂の玉抹

互來嬬プロトタイプを聞喘することにより、譜柴の壼豚粁�Aでソフトウェア�_�kを�_兵できます。HAPSシステムは、方為MHzの坪何システム巓襖方を�g�Fし、ソフトウェア?スタックの詰レベルのファ�`ムウェアの�g佩、およびオペレ�`ティング?システム畠悶やアプリケ�`ション?ソフトウェアの�g佩をSoC譜柴に函り秘れることも辛嬬にします。バ�`チャル?プロトタイプ Virtualizer? との怏み栽わせにより、堰粥永皆のプロトタイプを皆霞壊岳艶馨遺/意晦珂ベ�`スのプロセッサ?モデルと揖扮に�g佩し、それぞれのプロトタイピング返隈の嬬薦を恷寄�泙飽k屍する鏡徭の互字嬬なハイブリッド?プロトタイプを恬撹することもできます。

エンド?ユ�`ザ�`の得��

HAPSシステムは�X楚で辛衣來に��れています。愔瓦鈴�坿を聞喘してその��で殆壼く�Mみ羨て、��人へのデモンストレ�`ション、匍順氏�h、仝プラグフェスト々など、ラボ�h廠翌何での�編^シナリオに試喘することができます。

プロトタイピング?ファ�`ム

恷除では、ASICプロトタイプは謹くの��栽に慌嗤ITリソ�`スとして�y栽されています。ROIとリグレッション?スル�`プットを恷寄晒するため、HAPS-80プロトタイピングは慌嗤/砿尖�C嬬の喜�dによりマルチデザインとリモ�`ト慌嗤の�I圭の喘余に��鬉靴泙后�HAPS Multi-Design Mode��MDM���C嬬により、�}方の鏡羨したデザインをマルチFPGA HAPSシステム貧でプログラミングできます。これにより、FPGAがアイドル彜�Bになることを指閲し、マルチFPGAシステムの聞喘楕を互めてワ�`クフロ�`の�K双晒を�Mめることが辛嬬になります。�y栽侏Ethernetインタ�`フェイスとランタイム砿尖サ�`バ�`により、リモ�`ト?クライアントからシステムに俊�Aし、1つまたは�}方のFPGAへのデザインの護り輝てやデザインの�g佩を佩うことができます。これによりIPブロック�g悶、サブシステム、またはSoCデザイン畠悶のランタイムシナリオを揖�rに�g佩できます。