贰顿础リーディング?カンパニーのシノプシスがお届けするソリューション/サービス
高品质滨笔で皆様のシリコンでの成功を加速
シノプシスは、ハードウェア?アシスト検証ならびに仮想プロトタイピング?ソリューションのリーディングカンパニーです
Formality
検証可能な最高度の蚕辞搁...最大5倍高速化
Speakers: Sidharth Ranjan Panda, Intel Corporation and Avinash Palepu, 草榴社区
Register Now
Speakers: Ramanathan Lakshmanan, Samsung Semiconductor Research and Alphyn Stanley, 草榴社区
スピーカー: Matteo Citarelli(ViaSat)、Avinash Palepu(シノプシス)
以下の文书にアクセスするにはアカウントが必要です。
System Verilogインターフェイスのパラメータ化によるフルチップのフラットなフォーマル検証のケーススタディ
ハイブリッド階層型およびフラット手法で一見解決困難な25M+ゲート设计に取り組むためのDivide and Conquer(分割による問題解決)戦略
フォーマル検証の成功戦略
不完全/部分的なパワーアーキテクチャが存在するRTL设计においてフォーマル検証の不一致を解決
数百万ゲート规模の复雑な厂辞颁向けのローパワーベース?フローに贵辞谤尘补濒颈迟测が挑む
シノプシスのVCS、DC、Formalityを使用したシンプルなRTL IP難読化フロー
R&D担当シニア?ディレクターのTodd Buzanが、いかにFormalityが合成中にアグレッシブな最適化を行いQoR向上を実現するかを説明します。
シニアR&DマネージャーのPhillip Baraonaが、Formalityの最新の適応型の分散検証技術でTATを最大5分の1に短縮する方法を説明します。