DSO.ai
もっと詳しく知る →
ムーアの法則やデナードが提唱したスケール則の減速により、アプリケーションに特化した命令セットを持つプロセッサ (ASIP：エイシップ) に対する興味が高まっています。
ASIPはアプリケーション要件に合わせた独自の命令セット?アーキテクチャ(ISA)を実装可能であり、多くの場合はRISC-V ISAなどのベースラインから始まります。设计者はプロセッサ仕様検討から始めて、最適化されたC/C++コンパイラ、サイクル精度並びに命令精度シミュレータ、および論理合成可能なRTL生成を通じてFPGAなどへのハードウェア実装をASIP Designerにより即座に実現できます。最適化フェーズにおいては独自のCompiler-in-the-loopおよびSynthesis-in-the-loop手法を使用して、ISAとマイクロアーキテクチャをアプリケーション要件に合わせて迅速にプロファイリングすることができます。ASIPは従来のRTL記述されたハードウェア?アクセラレータとの置き換えができるため、ソフトウェア?プログラマビリティをアクセラレーション領域に展開することでSoC设计開発プロセスとSoC设计開発後の両面において设计柔軟性が大幅に向上します。
本セミナーでは長崎大学 副学長の柴田教授を迎え “次世代省エネルギーコンピューティング研究基盤としてのASIP Designer“と題してご講演をいただくと共にポスト量子暗号化ASIPの设计開発など 詳細な技術プレゼンテーションを通じて、ASIP Designerを用いたRISC-Vプロセッサ開発のポイント、ASIP DesignerとRTL-Architectとの相互運用性などわかりやすく事例を含めてご紹介します。
次世代省エネルギーコンピューティング研究基盤としてのASIP Designer
长崎大学 副学长（情报担当）
滨颁罢基盘センター长 情报データ科学部
教授 柴田 裕一郎 様
世界の情报通信机器の消费电力は2030年には、2016年の30倍以上になる试算が文部科学省で行われ、情报通信机器の普及加速には省エネと小型軽量化を両立するパワーエレクトロニクス技术が必要とされています。特に、パワーエレクトロニクス回路システムの超小型化や性能向上のためには、革新的なデジタル制御システムと融合した集积化が重要であり、その际、集积回路(尝厂滨)研究などのパワーエレクトロニクス分野以外の研究领域の知见や、パワーエレクトロニクス制御に特化したプロセッサによる柔软性の高い制御技术が必要となります。长崎大学では効率的なパワーデバイスの実现に向けて、プロセッサモジュールにおける各演算ブロックのエネルギー分布の解析、パフォーマンスと消费电力の间のトレードオフ分析、ならびにエネルギーを意识したソフトウェアコーディングスタイルの确立を目指し、搁滨厂颁-痴プロセッサをベースとした动的负荷予测モデルの构筑を目指しています。
今回はシノプシス社のASIP Designerに付属しているプロセッサモデルを足掛かりにnML 言語の理解から実際のモデリングまでの道のり、そして習得に至るまでのポイントや注意事項など経験則をもとに解説します。
プロセッサ市場動向とドメイン領域プロセッサを実現するASIP Designerツールの紹介
草榴社区.
Product Manager, ASIP Tools
Patrick Verbist
ドメイン領域プロセッサ(アプリケーション特化型プロセッサ：ASIPとも呼ばれる)は、最適化されたハードウェアにソフトウェアのプログラマビリティによる柔軟性を持ち合わせています。 このプレゼンテーションでは、昨今のプロセッサ市場に見られるトレンドに触れながら、ASIPの概念とASIP Designer ツールスイートの主なポイントを紹介します。
ASIP Designerによるアプリケーションに特化した独自 RISC-Vの设计開発
草榴社区.
Sr. Director R&D, ASIP Tools
Gert Goossens
RISC-Vは当初からISA拡張が重要な概念でした。 ただし、これらの概念をうまく活用するには、体系的な设计方法論とツールが必要です。特定用途向け命令セット プロセッサ(ASIP)设计ツールは、これらのニーズに対応しRISC-V のカスタマイズを设计者が効率的に実現できます。 ASIP Designer には、ソフトウェア開発環境(SDK)と RTLの自動生成が可能なnML で記述された無償のRISC-Vサンプルモデルが付属されています。
このセッションではASIP Designerによる 3 つの设计事例を説明します。 1 つ目は、RISC-V の予約されたオペコード空間でエンコードされた拡張命令テンプレートを備えた RISC-V。 2 つ目は、MobileNet v3 用の AI アクセラレータ機能を持つRISC-V、 3 つ目は、ベクトル拡張と命令レベルでの並列処理(ILP)を備えた通常のRISC-Vでは達成できない大幅な性能向上を実現するRISC-Vについて紹介します。
Visit Us on Social