草榴社区

问：三星和新思科技最近宣布推出业界首款栅极环绕 (GAA) 晶体管芯片。您能为我们详细介绍一下吗？

Shankar Krishnamoorthy：

当然。这一里程碑建立在我们与三星无数次成功合作的基础上，通过验证，确定了新一代晶体管技术GAA 架构已经趋于成熟。GAA 的主要优点是加强了栅极控制并降低了内部寄生效应，这些都需要优化技术来提炼工艺的综合功率、性能和面积 (PPA) 潜力。

几年来，我的团队一直与 Jacob 的团队紧密合作，将 PrimeTime 时序和 StarRC 寄生参数分析以及 IC Compiler II 紧密结合，提供 signoff 相关联的结果的全流程、总功率的优化技术，从而加速了实现高级设计的目标 PPA。在这种情况下，IC Compiler II 的增强体现在，将布局、合法化和布线阶段的各类技术紧密结合在一起，这是三星晶圆代工厂的新型 GAA 工艺实现缩减总体逻辑面积目标的关键所在。

问：新思科技在 3 纳米和 2 纳米设计中还参与了哪些活动？

Jacob Avidan：

新思科技坚信通过合作和技术领先可以作出创新。秉承这一理念，新思科技和 imec 最近宣布成功合作完成了第一项综合性互补 FET (CFET) 的寄生参数变异建模和延时敏感度研究。这是我们与 imec 长期合作中，创下的又一里程碑，因为与传统的 FinFET 相比，这种新架构可以显著缩小面积。

在 3 纳米和 2 纳米节点工艺上，由于金属线高电阻、通孔和表面散射等因素的影响，中段工艺参数和互连的变异幅度显著增加。我们与 imec 的合作能够为各种设备架构快速准确地建模寄生参数变异和敏感度，并加速将 CFET 引入主流生产。

问：晶圆代工厂和客户如何从 imec-草榴社区 合作中受益？

Shankar Krishnamoorthy：

imec-草榴社区 伙伴关系促进了 CFET 器件的优化，从而实现更好的功耗与性能的平衡，同时准确地考量单元和互连的变化。在工艺开发的早期阶段作出这种预测可以让晶圆代工厂取得更耐用、更能适应变化的晶体管、标准单元，以及金属互连方法。工艺工程师因而可以理解电路性能对工艺参数变化的敏感度，进而提高建模准确性。

Jacob Avidan：

我们针对变化感知 CFET 技术的加速建模的联合解决方案，将会造福整个半导体行业。利用新思科技工具的灵活性，工程师可以更好地确定目标，并在出现工艺变化时，显著减少优化电路性能所需的试验次数，并降低电路灵敏度。这就大幅缩短了器件和电路优化的总体周转时间。

问：建模标准现在如何？

Jacob Avidan：

通过与 IEEE 自由技术咨询委员会 (LTAB) 和互连建模技术咨询委员会 (IMTAB) 中的 Arm、NVIDIA、Qualcomm、TSMC 等合作伙伴合作，我们最近获批推出了新的建模结构，以解决 2 纳米以下工艺节点的时序和寄生参数提取难题。这将使我们的合作伙伴以及其他客户能够在尽可能短的时间内将高质量的 3 纳米和 2 纳米设计推向市场。

移动设备对超低功耗以及这些节点上的器件架构、mask和版图技术的需求，导致工件必须通过互联技术文件 (ITF) 中的新扩展进行建模。在ITF 文件中的提取建模，可以应对新器件架构的栅极电阻，以及互连和沟槽式接触结构上的版图扩展。此外，Liberty 标准也得到了增强，有助于更加透彻地了解用于计算库模型中动态功耗值的假设。

问：您认为设计和制造领域的需求是否会不断增长？

Jacob Avidan：

非常高。我们在设计技术协同优化 (DTCO) 方面集中作出大量努力，推动了晶圆代工厂和 IDM 形成“左移 (shift left)”的理念。晶圆代工厂面临的一个主要挑战是在审查所有可能选择之后，及时地融合理想的架构。DTCO 甚至可以在晶圆可用之前就启动新工艺技术的路径寻找。

最近，我们宣布与 IBM 建立 DTCO 合作，以使用设计指标有效地评估和选择新的晶体管架构、材料和其他工艺技术创新。这次合作将把 新思科技 DTCO 工具流程扩展到新的晶体管架构和其他技术选项中，同时使 IBM 能够为其合作伙伴开发早期流程设计工具包 (PDK)，用于评估 IBM 高级节点的功耗、性能、面积和成本 (PPAC) 效益。

新思科技开发了唯一的全套 DTCO 解决方案，涵盖从材料探索到模块级物理实现的全过程，从而有助于以更低的成本进行更快的工艺开发。新思科技的精确材料、光刻、工艺和器件 TCAD 模拟器可以在晶圆可用之前对工艺选项进行评估。IC Compiler II 和 Fusion Compiler 的并行标准单元库和模块级设计，支持使用设计级指标来选择材料、晶体管结构和工艺选项，从而实现 PPAC 目标。

问：您有没有发现一些在未来有希望的颠覆性技术？

Shankar Krishnamoorthy：

在我看来，超导电子 (SCE) 设计是前途可期，拥有巨大的潜力，能够推动电子行业超越 CMOS，实现处理速度和功耗效率的重大飞跃。据估计，在低温环境下运行的 SCE 可以使超级计算机达到每秒 100 千兆次的运行性能，运行功耗约为 200 千瓦。如今，超级计算机的运算速度为每秒 20 千兆次，功耗为 10 兆瓦。

然而，尽管常规的半导体设计已经实现高度自动化，并且可以使用自动化设计工具创建可包含十亿多个栅极的电路，但当今的超导电路可以按照超过 100GHz 的时钟速度运行，但仅包含几千个栅极，而且必须由专家人工创建。

问：那么，新思科技如何使 EDA 工具能够应用于超导电子学？

Shankar Krishnamoorthy：

我们正与美国情报高级研究项目署 (IARPA) 和业界领先专家及学术专家密切合作，推进开发用于超导电子的 EDA 工具流程——他们把这项计划称为“超级工具”(Super Tools)。我们计划开发一套综合性工具，用于增进这些设计的规模、效率和可制造性，使先进的高端计算应用、低温运行的低噪声传感器和成像仪、空间应用和通信链路成为可能。

IARPA 超级工具计划的目标，在于帮助新兴的超导体行业同样能够使用曾推动半导体行业增长的设计和 TCAD 工具以及质量库。