DSO.ai
础滨驱动的设计应用
了解更多 →
VC LP
低功耗确认和静态验证
SoC设计使用低功耗技术支持现今电子产物中先进的电源管理，包含从移动设备到服务器到网络。先进的低功耗技术有电源关断，状态保持，低电压待机，动态电压调整实现电压控制使能高精度电源管理，并广为采用。由于低功耗设计架构和行为属性，低功耗设计的验证和确认比不断电的设计更具有挑战性。VC LP 静态低功耗验证解决方案包含400多种检查和完整的低功耗静态确认的全芯片容量和性能检查。
功能和优势
VC LP 可以跑在RTL，后综合和后P&R阶段，比起传统的方法可以更早更快的捕获低功耗漏洞。低功耗设计技术在设计流程的不同阶段添加了新的设计元素。即使RTL层，也可能存在违反低功耗设计原则的架构设计漏洞。隔离单元通常是综合自动完成的，而保持寄存器连接在综合和布局布线后需要多次验证。多电压设计需要将适当的电源和接地引脚连接到相应的电源轨。因此，低功耗静态检查必须在设计流程的所有阶段全面进行，以准确的验证正确的实现和行为。VC LP提供了一套全面的检查来实现这一目标：
- 功耗意图一致性检查： 对 UPF 执行语法和语义检查，有助于在实现之前验证 UPF 的一致性。错误的功耗意图将导致错误的低功耗设计实现。
- 架构检查：全面检查 RTL 是否存在违反功耗架构规则的信号。VC LP会对设计作整体性验证，针对不同的电源模式检查设计中的关键信号网络。这些检查有助于在设计周期早期找出与连接相关的、会引发功能问题的漏洞。
- 结构以及电源和接地 (PG) 检查：在从最初的逻辑综合到布局布线的整个实现流程中验证隔离单元、电源开关、电平移位器、保持寄存器和常开单元的插入和连接。
- 功能检查： 检查隔离单元和电源开关功能的正确性。VC LP提供经产物化验证的、对工业标准 IEEE 1801 统一功率格式 (UPF) 功耗意图非常准确的支持。
此外，分析，调试和修复简单有效，以便设计人员尽早消除设计中的低功耗错误。
- 层次化电源状态分析： 自动提取层次化电源状态表可使包含大量电源域的设计获益。VC LP 了解功耗意图，能够将大量电源状态删减为少量不同的电源状态，从而减少了用于指定并验证所有电源状态、转换和顺序的工作量。
- 复杂的电源状态表调试： 与层次化电源状态分析相关，VC LP 让用户有能力了解，并在必要时能够调试所得到的复杂的电源状态表。
- 强大的基于痴别谤诲颈调试：VC LP中的低功耗冲突可以在熟悉且直观的Verdi功耗感知调试环境中可视，分析和调试。