DSO.ai
础滨驱动的设计应用
了解更多 →
PCIe PHY IP支持超大规模数据中心U.2/U.3配置需求
草榴社区 主任产物营销经理 Manu Verma
人工智能 (AI) 和边缘计算的部署正在推动超大规模数据中心经历模式转变。诸如 AI 赋能的物联网边缘应用的 5G、视频流的大量数据以及全自动驾驶汽车的 Zettabytes 级数据等趋势，要求超大规模数据中心能够支持呈指数级增长的数据量和实施分布式低延迟处理。这些趋势还导致了更复杂和更昂贵的数据中心存储架构，需要这些架构来支持硬盘驱动器和固态驱动器 (SSD) 的组合，这些硬盘驱动器和固态驱动器配置了不同的接口，用于不同的工作负载。本文解释了如何使用 PCI Express (PCIe) 5.0/6.0 PHY IP 在数据中心存储设计中实现 U.2/U.3 连接。
存储架构的演变
系统公司在设计服务器时面临的一个主要挑战，是升级存储架构以满足当前和未来的数据中心要求。升级包括集成多个背板、中间板和控制器，所有这些都增加了系统的复杂性和成本。
解决这一挑战的一种方法是通过实施支持所有三种 SSD 协议（串行连接 SCSI (SAS)、SATA 和 NVMe）的驱动器整合，通过一个通用基础设施来优化存储架构。
最初，SAS 接口允许 SATA SSD/HDD（硬盘驱动器）与 SAS 背板、主机总线适配器 (HBA) 或独立磁盘 RAID 冗余阵列 (RAID) 控制器互操作。但是，NVMe SSD 不支持，这需要利用支持 NVMe 的背板进行单独的配置。
图 1 显示了带有背板、扩展器或中间板和控制器的服务器存储架构。
当前趋势
图 1：存储架构需要不同的 SAS、SATA 和 NVMe 背板
基于 SFF-8639 外形的 U.2 规范的出现是存储驱动器整合的第一步。U.2 外形支持多达 4 个通道的 PCI Express (PCIe) 用于 NVMe SSD，以及多达 2 个通道的 SAS/SATA SSD/HDD，如图 2 所示。尽管 U.2 支持所有三个驱动器接口（NVMe、SAS 和 SATA），但由于它不能在同一插槽中提供可互换的 SAS/SATA/NVMe 支持，因此未对其进行优化。它仍然需要单独的背板、中间板和控制器来支持 NVMe。
图 2：U.2 外形支持多达 4 个通道的 PCIe 用于 NVMe SSD，以及多达 2 个通道的 SAS/SATA SSD/HDD
存储架构随着 U.3 规范的出现而进一步发展，U.3 规范建立在 SFF-8639 连接器之上。U.3 使用 1 个背板、1 个中间板和 1 个控制器支持同一服务器插槽中的所有三个驱动器接口，从而实现真正的存储驱动器整合，如图 3 所示。U.3 由存储网络行业协会 (SNIA) SSD 外形 (SFF) 技术分会 (TA) 开发，并由 SFF-TA-1001 规范定义。它还向后兼容 U.2，但 U.2 无法与 U.3 主机兼容。
图 3：U.3 规范支持 1 个背板、1 个中板和 1 个控制器，以提供真正的接口驱动器整合
U.3 规范主要包括三模控制器、SFF-8639 连接器和通用背板管理。
- 叁模式控制器：在服务器主机和通用背板之间形成接口。它支持 SAS、SATA 和 NVMe 驱动器的相应协议，为服务器系统公司提供统一的解决方案，而不是为 SAS/SATA 和 NVMe 使用单独的控制器。这提供了灵活性，并允许根据最终应用的需要而混用驱动器。
- SFF-8639 连接器：该连接器放置在驱动器托架上，并将 SAS、SATA 和 NVMe 驱动器连接到叁模式控制器。主机检测到兼容的通信协议。SFF-8639 连接器使用可用引脚组合来识别存在哪个驱动器。U.3 的存储驱动器整合功能，使服务器系统公司能够通过使用单个连接器支持 SAS/SATA 和 NVMe 驱动器，以此来简化其背板设计，如图 4 所示。由于使用更少的组件，这也带来了成本效益。
图 4：U.3 连接器支持 SAS、SATA 和 NVMe 驱动器
- 通用背板管理 (UBM)：UBM 由 SSD Form Factor Working Group 开发，由 SFF-TA-1005 规范定义，提供管理和控制 SAS、SATA 和 NVMe 背板的标准方法，以实现可配置性和灵活性。UBM 支持背板管理的两个重要方面：
- 支持驱动器托架内存储介质类型之间的互换性，例如在系统运行时在 SAS、SATA 和 NVMe 之间切换
- 能够管理 SAS、SATA 和 NVMe 设备，无需更改存储驱动器或软件堆栈
- 支持驱动器托架内存储介质类型之间的互换性，例如在系统运行时在 SAS、SATA 和 NVMe 之间切换
U.3 外形的优势
U.3 规格
- 通过整合 SAS、SATA 和 NVMe 驱动器，并通过具有成本效益的电缆和组件来简化系统，提供更高的灵活性和可配置性，同时降低系统复杂性和成本
- 可通过单个驱动器插槽来实施 SAS、SATA 和 NVMe 协议
- 支持跨服务器存储协议的标准管理工具
- 整合 SAS、SATA 和 NVMe 驱动器的优势，实现更好的性能
- 提供支持 NVMe 的选项，NVMe 的吸引力超过 SAS 和 SATA
- 保持与 U.2 的向后兼容性
适用于 U.2/U.3 外形的 PCIe PHY IP 支持
由于可扩展性和最低延迟等优势，公司存储正在从 SATA 迁移到 NVMe。超大规模数据中心需要运行数据以加快存储速度，例如具有 PCIe PHY 接口的 NVMe SSD，该接口由 U.2/U.3 架构支持。PCIe 4.0 PHY IP 已经部署在 NVMe SSD 中，PCIe 5.0 正在成为突出的接口，因为性能要求从 16GT/s 翻倍到 32GT/s。
如图 5 所示，定制、面积优化的 6 通道 PCIe 5.0 PHY 解决方案可用于支持 U.2/U.3 连接，其功能包括：
- 带迟滞和数字时钟边缘计数器的参考时钟检测电路
- 支持 25MHz 参考时钟
- 适用于 25MHz 参考时钟的扩频时钟 (SSC) 和独立参考时钟独立 SSC (SRIS)
- 具有分叉多路复用器 (MUX) 和任何 MUX 通道的统一物理编码子层 (PCS) 包装器
领先的存储公司已经在使用此类解决方案。
图 4：用于 U.2/U.3 连接的定制 PCIe 5.0 PHY
SSD 公司已经在为 U.2/U.3 连接设计 PCIe 6.0 PHY ＋ Compute Express Link (CXL) IP 解决方案。PCIe 6.0 PHY IP 将改善内存带宽，CXL IP 将开发新的存储架构，因为它将使存储系统能够利用更大的内存池进行缓存。
总结
随着数据量和复杂性呈指数级增长，超大规模数据中心正在经历模式转变，并纳入分布式低延迟处理。U.2/U.3 存储架构的实施对于这些数据中心至关重要，因为它能够以优化的性能和成本实现不同的工作负载。U.3 标准确保存储设计符合当前和未来的数据中心要求。该规范支持使用 1 个背板、1 个中板和 1 个控制器在同一服务器插槽中的 SAS、SATA 和 NVMe 驱动器。除了系统灵活性外，U.3 规范还提供 SAS、SATA 和 NVMe 之间的替换路径。由于走线、电缆和连接器更少，U.3 简化了背板系统并降低了总体拥有成本。它还保持与 U.2 平台的向后兼容性。为了轻松实现 U.2/U.3 连接，设计人员可以集成 草榴社区 适用于 PCIe 5.0、PCIe 6.0 的 Designware? IP 和 CXL。可用于 PCIe 5.0 的 草榴社区 DesignWare IP 提供定制的 x6 通道解决方案，支持 U.2/U.3 外形。设计人员可以利用 草榴社区 Designware IP for PCIe 6.0 来满足 U.2/U.3 的未来要求。草榴社区 提供经过硅验证的完整 PCIe 控制器、PHY 和验证 IP 解决方案，并已成功实现与第三方设备的互操作性。该解决方案经过优化，可满足目标应用的延迟、面积和功耗要求。