草榴社区

DDR5 值得注意的一些主要功能

草榴社区 高级技术营销经理 Vadhiraj Sankaranarayanan

介绍

如今,双倍数据速率 (DDR) 同步动态随机存取存储器(SDRAM 或直接称为 DRAM)技术,已成为几乎所有从高性能公司数据中心到注重功耗/面积的移动应用中的事实存储器。这一切要归功于 DDR 的高密度,其采用电容器作为存储元件的简单架构具有高性能,低延迟,高访问寿命以及低功耗等特点。JEDEC 定义中开发了三种 DDR 标准:标准 DDR、移动 DDR 和图形 DDR来帮助设计人员满足对内存的要求。JEDEC 目前正在开发标准 DDR 类别中的最新一代 DDR5,并且根据维基百科消息:“截至 2019 年 9 月,此类产物的标准 还等待JEDEC确定,预计在于 2020 内年发布。” DDR5 将以较之 DDR4 更低的 I/O 电压 (1.1V) 和更高的密度(基于 16Gb DRAM 晶粒)支持更高的数据速率(高达 6400 Mb/s)。DDR5 DRAM 和双列直插式存储模块 (DIMM) 有望于 2020 年投放市场。本文概述了 DDR5 DRAM 的几个主要功能,设计人员可以将其部署在服务器、云计算、网络、笔记本电脑、台式机和消费类应用的片上系统 (SoC) 中。

标准 DDR 概览

具备高密度和高性能的标准 DDR DRAM 有各种型号和外形尺寸,并支持 4 (x4) 或 8 (x8) 或 16 (x16) 位的数据宽度。终端应用可以将这些存储器用作分立式 DRAM 或 DIMM。DIMM 是一款带有多个 DRAM 芯片的印刷电路板 (PCB) 模块,支持 64 或 72 位数据宽度。72 位 DIMM 称为纠错码 (ECC) DIMM,因为除支持 64 位数据外,还支持 8 位 ECC。

服务器、云和数据中心应用通常使用基于 4 个 DRAM 的 72 个 ECC DIMM,从而获得更高密度的 DIMM 并支持更高的 RAS(可靠性、可用性、可维护性)功能。同时还能缩短此类应用在存储器发生故障时的停机时间。基于其他 8 bit 和 16 bit DRAM 的 DIMM 较为便宜,所以此类产物广泛用于在台式机和笔记本电脑中。与此同时,应用还可以将这些存储器当作分立式 DRAM 使用。因此 当它与其他 DDR 类别相比时,标准 DDR 通道宽度的灵活性就是最大的优势。

DDR5 的主要功能

DDR5 高性能新增特征包括:突发长度增加到 16 拍,出色的刷新/预充电方案可实现更高的性能,提高通道利用率的双通道 DIMM 架构、DDR5 DIMM 上集成了稳压器、为实现更高性能而增加的存储区分组,以及命令/地址片内端接电阻 (ODT)等。表 1 DDR5 和 DDR4 DRAM/DIMM 高级功能对比。

表 1:DDR5 对比 DDR4 DRAM/DIMM

除性能更高之外,DDR5 还引入多种 RAS 功能,以保持通道提速后的稳定性。这些实现了较高 DDR5 通道稳定性的功能包括:占空比调节器 (DCA)、片上 ECC、DRAM 接收 I/O 均衡、RD 和 WR 数据的循环冗余校验 (CRC) 以及内部 DQS 延迟监控。以下内容对这些功能进行了逐个说明。

用于补偿占空比失真的占空比调节器 (DCA)

占空比调节器支持主机通过调节 DRAM 内部的占空比来补偿所有 DQS(数据选通)/DQ(数据)引脚上的占空比失真。因此,DCA 功能巩固了读取数据的稳定性。

强化 RAS 的片上 ECC

DDR5 DRAM 为每 128 位数据设置 8 位的 ECC 存储空间。从而使得片上 ECC 成为一种强大的 RAS 功能,可以保护存储器阵列免受单个数位错误的影响。

DRAM 获得 DQ 均衡以增加裕量

DDR5 DRAM 和 LPDDR5 DRAM 一样,也支持 WR 数据均衡。该功能在 DRAM 端为 WR DQ 打开了局面,可以保护通道免受符号间干扰 (ISI) 的影响,增加了裕量,并实现了更高的数据速率。

RD/WR 数据的循环冗余校验 (CRC)

DDR4 仅支持写数据使用 CRC,而 DDR5 将 CRC 的适用范围扩展到读数据,从而提供额外保护,避免通道出错。

内部 DQS 延迟监控

内部 DQS 延迟监控机制支持主机调整 DRAM 延迟,以补偿电压和温度变化。以 DDR5 速度运行的主机可以使用此功能定期重新训练通道,补偿 DRAM 中延迟引起的 VT 变化。

总结

设计人员在为自己的设计选择最佳片外存储器技术,以满足目标应用的要求时,有很多选择。DDR 已成为应用了很多代的事实技术,每一代的数据速率都实现了翻倍增长,从 400 Mbps 的 DDR 发展到了 6400 Mbps 的 DDR5。DDR5 有望提供更高的密度(包括双通道 DIMM 拓扑),旨在随着内核数量的增加而提高通道效率和性能。这些优势对于适合服务器、云计算、网络、笔记本电脑、台式机和消费类应用的 SoC 最为重要。

无论设计人员选择哪种 DDR DRAM 技术,都必须在 SoC 中部署兼容的接口 IP 解决方案,以实现与 DRAM 之间的必要连接。草榴社区 提供了经过硅验证的 DDR 存储器接口 IP 产物组合,可实现 DDR5/4/3/2、LPDDR5/4/4X/3/2,以及 HBM/HBM2E DRAM 或 DIMM。DesignWare? DDR IP 全套解决方案包括控制器、主流和先进的 FinFET 工艺中的集成硬宏 PHY,以及验证 IP。草榴社区 除了帮助设计人员运用我们日益坚实的专业知识,满足自身独特的高性能应用要求之外,还提供信号完整性/电源完整性分析、验证模型、原型设计和仿真支持。

如需了解 LPDDR5,请阅读设计人员应了解的 LPDDR5 主要功能