草榴社区

温度是限制芯片性能的关键因素之一。一个晶圆上分布着大量的晶体管，如此高的密度使得结温升高，从而导致芯片性能下降。由于功率会严重限制芯片性能，设计人员因此必须考虑热失控问题。贰顿础公司越来越重视温度因素，并将其视为与笔笔础（性能、功耗、面积）同等重要的芯片设计目标。

垂直架构的优点之一是不必将所有晶圆置于同一几何层面，设计人员因此可以在各个给定的晶圆中，运用适合现有任务的工艺节点，更加合理地管理整体功耗。但3DIC仍然面临着一个难题，即如何在不损耗电压的情况下，为设备上的所有部件输送电力。因此，保持电源完整性并拥有高效的电力输送网络变得尤为关键，尤其是对于那些规模较大的芯片来说。设计人员在从 A 点向 B 点输送电压时，都会竭力减少压降。然而在较低的几何层面，总电容还是会升高。当栅极电容升高时，动态功耗就会随之增加，所以设计人员需要从功能角度出发，研究并寻求更加出色的监控以及动态和静态 IR 压降。

动态 IR 压降是另一个难题，因为它和芯片行为密切相关。如何获得一个正确的向量来代表它在现场实体系统中的行为方式，大都取决于其正在执行的功能。然而向量的质量是进行动态功耗分析和优化的首要因素，为此，基于仿真的功耗分析提供了一种解决方案。比如，在真正的SoC设计系统上运行某一实际应用时，业内领先的仿真系统ZeBu? Server 4 可以准确定位到右侧窗口/向量，从而为功耗分析提供支持。设计人员从而能够更加准确地判定 SoC 的功耗，并相应地调整 RTL。

2020 年 11 月，新思科技收购 Moortec，这是一家专门提供工艺、电压和温度 (PVT) 传感器芯片监控技术的领先供应商。Moortec 传感器是新思科技硅生命周期管理 (Silicon Lifecycle Management, SLM) 平台的重要组件，它能够提供芯片数据，帮助设计人员在其设计成果的时钟网络上更加从容地控制电压。这一特点也为开展分析工作创造了重大机遇，由于它能够评估各个芯片的构成，并在设备的整个生命周期内不断测量动态条件，因此也使得在芯片和整个产物级别同时实现功耗优化成为可能。

新思科技提供了一个软件驱动的低功耗平台，包括架构分析，模块 RTL 功耗分析，以及SoC 功耗分析和优化的各种功能。

该平台具体包括：

● 新思科技 Platform ArchitectTM Ultra，用于多核 SoC 架构的早期性能和功耗分析及优化；全面展示功耗趋势以便作出更加合理的决策，为指定设计选择合适的架构和 IP

● 新思科技 VCS? 功能验证解决方案

● 新思科技 SpyGlass? Power，用于 RTL 功耗优化；快速得出结果，可及时编辑 RTL

● 新思科技 RTL Architect?（物理感知 RTL 分析、优化及签核）和 PrimePower RTL（ RTL 功耗估算），为更加成熟的 RTL 代码提供准确性保障

● 新思科技 DesignWare? IP，具有功耗感知内核及经过功耗优化的元件库

● 新思科技 ZeBu Server 4 仿真系统

● 新思科技 Fusion Compiler? RTL-to-GDSII 数字实现解决方案，能够从前端到后端全面优化设计的功耗

● 新思科技 RedHawk? Analysis Fusion，集成新思科技 IC Compiler II? 和 Fusion Compiler，能够提供in-design电源完整性分析和修复功能

● 新思科技 TestMAX? 系列测试自动化解决方案能够生成节能型向量，确保在自动化测试设备 (ATE) 上测试 SoC

● PrimePower 门级功耗分析和金牌功耗签核

这一低功耗平台可以涵盖 SoC 设计流程的每一步，使得设计人员能够从流程之初就开始考量并优化功耗。AI 等应用的芯片越来越大，而 IoT 的芯片却越来越小。这些趋势极其明确地告诉我们，功耗考量需要未雨绸缪。