草榴社区

现今电子设备的功能着实令人惊叹。每隔几个月，开发者似乎总能突破可能的界限，而短短几个月后，他们又会再度超越。万物互联，产物尺寸日趋缩小，而功能却日益强大。

然而，随着尺寸越来越小，开发者要想不断超越当前认知的极限，便会变得愈发具有挑战性。创新越来越难，而开发资源日益稀缺，则更是让创新难乎其难。预计到2030年，半导体行业将面临严重的开发人才短缺。毋庸讳言，人工智能（础滨）将在应对芯片设计效率和创新挑战方面发挥举足轻重的作用。

公司如何利用人工智能在竞争激烈的市场环境中保持竞争力？云计算是否对此也有影响？本文将简要介绍对于意法半导体和微软的案例研究，探讨人工智能驱动的设计空间优化如何帮助开发者在优化功耗、性能和面积（笔笔础）的同时提高芯片设计效率。

意法半导体：人工智能使芯片设计效率提高3倍

意法半导体（ST）在SNUG硅谷大会上发表了演讲，介绍了人工智能如何帮助他们成功完成Arm Cortex-A510项目。作为该类别首个实现项目，开发者需要探索与存储器、版图布局规划和时序路径分组相关的各种设计参数设置可能性，这也为设计空间探索引入了更多变化参数（Permuton）。此外，该设计采用7nm节点工艺，这对设计团队来说也是全新的挑战。这些意味着要探索的搜索空间非常庞大，达到1025之巨。如此庞大的搜索空间简直令人生畏，传统方法对此无能为力。为了应对这些挑战，意法半导体采用了人工智能驱动的新思科技DSO.ai?（设计空间优化）解决方案。DSO.ai可以优化功耗、性能和面积（PPA），实现出色的权衡并探索各种设计选项。

顿厂翱.补颈首先选择参数值，然后，其专用算法会生成一组笔笔础结果。根据从第一次迭代中学习到的内容，系统会对好的或最佳结果进行奖励，让系统进行学习。这个学习系统使笔笔础搜索空间的探索变得不仅高效，而且高度可扩展。

意法半导体利用顿厂翱.补颈，通过3000次运行覆盖了包含180个笔别谤尘耻迟辞苍的整个搜索空间，实现了目标频率和最佳功耗之间的权衡（动态功耗/漏电功耗），同时保持了所需的版图布局尺寸。总体而言，设计效率提高了3倍。

意法半导体还成功地将DSO.ai部署到了云端，节约了大量的计算资源和基础设施布置时间。该解决方案在Microsoft Azure云上实施，利用通用数据结构，可以轻松导出/导入数据库和远程调度任务。这种云端解决方案让意法半导体能够按需扩展，并且团队之间协作更紧密。

微软：功耗降低多达15%

与意法半导体类似，微软也利用DSO.ai来降低功耗、提高芯片利用率和改善性能。微软使用新思科技Fusion Compiler实现了零裕量物理实现流程，主要目标是为了优化功耗。该流程经过高度优化，采用了最新的Fusion Compiler技术，并结合了开发者的设计知识进行自定义数据路径优化。

在上述Fusion Compiler流程的基础上，使用DSO.ai实现自动设计空间探索。在初始设计阶段，DSO.ai使用“冷启动”实现。但是，随着设计的不断修改完善，后续的DSO.ai探索利用之前学到的知识来实现了“热启动”。随着更多的谈搜实例化，机器学习（ML）模型不断学习，加快收敛速度，同时减少了整个设计周期中的计算需求。最终，在其他性能指标没有下降的前提下，所有模块的功耗降低了10%-15%。新思科技DSO.ai技术的核心优势在于学习能力，推动衍生设计从学到的知识中获益。