DSO.ai
础滨驱动的设计应用
了解更多 →
作者：草榴社区 IO Libraries 产物营销经理 Lakshmi Jain 和技术营销经理 Wei-Yu Ma
对非易失性闪存的需求日益增加
汽车、人工智能和 IoT 市场对非易失性闪存的需求迅速增长，这些应用需要快速读取庞大的代码库并及时响应系统上电。嵌入式系统利用非易失性存储器来存储启动代码、应用程序代码/数据、AI 权重、校准参数、诊断数据、配置参数以及系统断电后保存的其他数据。如今，闪存在大多数嵌入式系统中都发挥了这一作用。然而，闪存技术的进步无法跟上标准逻辑技术的进步；因此，在最先进的工艺中，标准逻辑技术和闪存不能混合在同一晶粒上。
使用采用先进工艺设计的 SoC 的系统通常依赖于使用 NOR/NAND 闪存技术进行非易失性存储的外部闪存设备。NOR 闪存为设备制造商和消费者带来了许多好处，例如更快的读取速度、低功耗和更小的面积。相比之下，NAND 闪存是数据存储等需要更高存储容量和更快写入与擦除操作的应用的理想选择。
本文将探讨：
- 闪存设备选择方面的关键因素和 NOR 闪存的特定用例
- 新制定的首个串行外设接口 (SPI) 协议 JEDEC 标准（称为 eXpanded SPI (xSPI)），以及它如何满足汽车和 IoT 应用不断增长的需求
- 草榴社区 的高性能、高可靠性 xSPI PHY 和 SSI 控制器 IP 解决方案如何帮助 SoC 设计人员缩短上市时间并简化设计集成
图 1：xSPI 无处不在
可靠的高性能 NOR 闪存
对于用于启动的闪存设备，性能因素不仅与从设备中读取数据的速度有关，还与系统启动时设备初始化的速度有关。汽车应用需要非常快的启动时间，而 IoT 应用更喜欢直接在闪存设备上执行。
在业内可用的闪存设备中，NOR 闪存设备通常用于存储引导加载程序，因为处理器可以通过eXecute in Place (XIP) 直接在闪存设备上运行该程序。
有几个关键因素会影响 SoC 设计人员对闪存设备的选择，包括设备初始化时间、XIP 功能和数据可靠性。如果系统需要直接从闪存执行代码（即不是映射到 RAM），NOR 闪存是理想的选择。NOR 闪存中的 XIP 功能使系统能够减少昂贵 RAM 的利用率。处理器可以直接从 NOR 闪存设备执行，而不是将代码映射到 RAM。这种方法可以减少处理器支持 DRAM 设备所需的引脚数量，从而显著降低 PCB 和整体系统成本。NOR 闪存通常比 NAND 闪存具有更长的耐久性，因为它使用单独的内存单元来存储数据。它之所以可靠，是因为它利用单个内存单元来存储数据，从而降低了会影响多个页面的出错风险。因此，NOR 闪存因其可靠性、耐久性、高性能和随机存取能力而最适合启动代码存储、固件和其他低密度内存应用。
适用于 NOR 闪存应用的 xSPI 接口
SPI 是跨半导体应用和节点的实际接口，可用于多种用途（闪存、PSRAM、传感器、TPM 接口等）。现有的 SPI 接口受限于 IO 的数量和时钟频率，这已成为系统性能提升的瓶颈。
四十多年来，SPI 一直没有标准化，但 JEDEC 最近宣布了 JESD251C 标准，该标准规定了非易失性存储器设备的 eXpanded 串行外设接口 (xSPI)。除了协议标准化之外，xSPI 还提供了更高的数据速率、低引脚数和与传统 SPI 设备有限的向后兼容性。xSPI 可以与具有源同步时钟功能的单个控制器和多个目标总线配合使用。自标准化以来，xSPI 在汽车、网络和数据中心市场的采用率有所提高，尤其是对于启动代码规模扩大的设备。
1.2V、1.8V 和 3.3V 的通用 IO 电压选项确保了从成熟到高级工艺节点的广泛支持。在数据吞吐量方面，xSPI 在 8 位 IO 上每引脚 400MB/s，可以达到 400MB/s，与 Quad-SPI 相比，性能提高了 200%（表 1）。凭借 NOR 闪存应用中的 XIP 功能，无需将启动代码加载到 SRAM 中即可处理即时显示数据，这对于具有大型显示器的汽车来说是一项关键要求。
表 1：SPI 增长对比
现代 NOR 闪存设备提供快速初始化和高带宽，以最大限度地缩短启动时间。当与 Octal 或 HyperBus 总线协议中的 JEDEC xSPI 接口一起使用时，带宽可达到 400 MB/s。举一个具体例子，一个典型的通用启动引导 (U-boot) 大小在 1 MB 到 2 MB 之间，读取带宽为 400MB/s，读取时间为 5ms，再加上 NOR 闪存的最大 300 ?s 设备初始化时间。将此与 eMMC 初始化进行比较，eMMC 初始化时间约为 100 ms，UFS 约为 50 ms。此外，如果处理器直接在 NOR 闪存上运行 XIP，则引脚数量会显著减少。这样可以节省两到四层的 PCB 设计，从而降低整体系统成本。因此，xSPI 是低密度 NAND 或 NOR 闪存以及 PSRAM 的理想选择，而相对于昂贵的 SRAM，PSRAM 更适合作为内部缓存存储器的低成本替代品。
利用 草榴社区 xSPI 解决方案缩短开发周期
对于计划在 SoC 中嵌入闪存的设计人员，草榴社区 提供了全面的 xSPI 平台解决方案（图 2），使他们能够缩短 SoC 开发周期。该解决方案包括：
- 草榴社区 xSPI PHY 是一个完全集成的硬化模块电路，具有高速 IO 和延迟锁定环路 (DLL)。PHY 提供阻抗匹配，确保8 个 I/O 的信号完整性和更高性能，缓解集成挑战，并提供面积优化的解决方案和与各种标准的兼容性
- 草榴社区 SSI 控制器支持 JEDEC xSPI (JESD251B) v1.0 标准，允许单个 IP 与多个连接的设备交互，支持不同的协议。Execute in Place (XIP)、subordinate bridge模式和内部 DMA 等高级功能可方便访问串行设备并提高整体设计性能
草榴社区 经过全面验证的 xSPI 强化 PHY 和控制器产物通过集成指南得到补充。此外，草榴社区 还执行全面的互操作性验证，以减少设计人员的 SoC 实施工作。这使得能够与支持这些标准的设备和外设无缝集成。
图 2：草榴社区 xSPI 平台解决方案
结语
随着 xSPI 协议在汽车、人工智能和 IoT 应用中的采用率不断提高，全面的 草榴社区 xSPI 解决方案使 SoC 设计人员能够将最新的嵌入式和可移动存储器功能无缝集成到其应用处理器中。草榴社区 解决方案包括强化的 xSPI PHY 和 SSI 控制器 IP（其互操作性已经过全面验证），最大限度地提高了 SoC 性能和可靠性，缩短了 FinFET 技术中闪存设备的上市时间并降低了成本。
有关更多信息，请访问 草榴社区 专用 IO 和 PHY。
草榴社区 IP 技术公告
深度技术文章、白皮书、视频、网络研讨会、产物公告等等。