草榴社区

尽早发现性能和功耗瓶颈

面向惭耻濒迟颈-顿颈别系统的Platform Architect支持基于模型的早期架构探索，让开发者能够在确定寄存器传输级（RTL）设计之前提前6到12个月展开架构探索，从而尽早发现性能、功耗和散热瓶颈。该解决方案能够快速捕获软件工作负载，并对各种KPI及权衡决策进行高效的设计空间扫描和敏感性分析。它不仅有助于消除惭耻濒迟颈-顿颈别系统架构设计的风险，同时还可以降低重新流片成本。该解决方案还支持：

• 以优化的方式将惭耻濒迟颈-顿颈别系统的功能分解到多个不同的裸片上

   

• 直观地分配功能和内存以限制芯片间通信

   

• 根据裸片选择，对延迟和性能进行高效的动态分析

   

• 加快顿颈别-迟辞-顿颈别连接决策过程

   

• 验证裸片集成和分解所带来的影响

   

• 进行更高层次的功耗分析
  

作为基于模型的解决方案，面向惭耻濒迟颈-顿颈别系统的Platform Architect能够根据应用工作负载模型和硬件架构模型，捕获惭耻濒迟颈-顿颈别系统的可执行规范。其中，工作负载模型代表应用的处理和通信要求。而硬件架构模型提供用于执行工作负载的可用资源，包括所有裸片、裸片之间的连接方式以及与共享内存子系统的连接方式。工作负载模型到硬件模型的映射定义了将应用任务分配到多个裸片上的划分方式。同样，数据结构到内存位置的映射决定了整个系统中产生的通信流量。

面向惭耻濒迟颈-顿颈别系统的Platform Architect随附大型模型库，支持创建系统模型。创建好系统模型后，开发者便可使用该模式来快速探索设计空间并快速分析设计和配置参数对性能和功耗KPI的影响。

面向惭耻濒迟颈-顿颈别系统的Platform Architect是新思科技综合惭耻濒迟颈-顿颈别系统解决方案的一部分，旨在加速异构集成。该解决方案包含一系列EDA和IP产物，不仅支持早期架构探索、快速的软件开发和系统验证、高效的裸片/封装协同设计，以及稳健且安全的Die-to-Die连接，而且还有助于提高制造水平和可靠性。来自面向惭耻濒迟颈-顿颈别系统的Platform Architect的数据可以输入新思科技3DIC Compiler。3DIC Compiler是一个从探索到签核的统一平台，可用于检查物理架构方面的考虑因素。同时，3DIC Compiler的数据也可以输入Platform Architect中，以确保在架构规范阶段考虑到物理方面的因素。